特許
J-GLOBAL ID：200903015035897863

電子デバイス及びその製造方法

発明者：
星 賢治

星 賢治 について


出願人/特許権者：
富士通マイクロエレクトロニクス株式会社

富士通マイクロエレクトロニクス株式会社 について


代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2008-062877
公開番号（公開出願番号）：特開2009-218491
出願日： 2008年03月12日
公開日（公表日）： 2009年09月24日
要約：
【課題】アライメントマークとなる島状の構造体の占有面積を可及的に小さく抑えるも、アライメントマークの誤検出を容易且つ確実に防止し、アライメントを安定して高精度に行うことを可能とする。【解決手段】アライメントマーク5を、アライメント時の画像解析対象となる複数の第1の溝15と、当該アライメントマーク5の周縁部分を分割するように第1の溝15よりも幅狭で稠密に形成されてなる複数の第2の溝16とから形成する。第1の溝15は、Y方向に延在しており、X座標検出用の溝15aと、X方向に延在しており、Y座標検出用のする溝15bとが、それぞれライン&スペース状に並列して複数形成されてなる。【選択図】図6
請求項（抜粋）：
基板と、 前記基板の上方に形成された構造体と を含み、 前記構造体は、第1の間隔で設けられた複数の第1の溝と、当該構造体の周縁部分に形成され、前記第1の溝よりも幅狭でかつ前記第1の間隔よりも小さい第2の間隔で形成されてなる複数の第2の溝とを有することを特徴とする電子デバイス。
IPC (1件)：
H01L 21/027
FI (1件)：
H01L21/30 502M
Fターム (6件)：
5F046EA03 ,  5F046EA10 ,  5F046EA12 ,  5F046EA18 ,  5F046EB01 ,  5F046EB07
引用特許：
出願人引用 (1件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM