特許
J-GLOBAL ID：200903045391382742
半導体装置及び半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴木 弘一
公報種別：公開公報
出願番号（国際出願番号）：特願2007-117613
公開番号（公開出願番号）：特開2007-227966
出願日： 2007年04月26日
公開日（公表日）： 2007年09月06日
要約：
【課題】アライメントマークの外形を規定する辺をアライメントマーク内に設けられたスリットと誤認識することなく、確実にアライメントできるアライメントマークを有する半導体装置を提供する。【解決手段】半導体基板上に形成されたアライメントマーク1が、外形を規定する1対の凹部5、凸部4を有する辺と、この外形を規定する1対の辺間に1対の辺と実質的に平行な部分を有するアライメントパターン7とを備えた構成となっている。【選択図】図1
請求項（抜粋）：
半導体基板上にアライメントマークが形成された半導体装置において、
前記アライメントマークは、凹凸を有する互いに平行に配置される1対の辺と、前記1対の辺間に前記1対の辺と実質的に平行に配置される前記アライメントマーク内に設けられた複数のアライメントパターンとを備えている連続する外周辺を有する膜から構成されることを特徴とする半導体装置。
IPC (1件)：
FI (1件)：
Fターム (7件)：
5F046EA03
, 5F046EA09
, 5F046EA12
, 5F046EA13
, 5F046EB01
, 5F046EB02
, 5F046EB07
