特許

J-GLOBAL ID：200903015227507562

半導体装置及びその製造方法

発明者： 飯島 晋平
出願人/特許権者： エルピーダメモリ株式会社
代理人 (1件)： 稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願2004-330715
公開番号（公開出願番号）：特開2006-140405
出願日： 2004年11月15日
公開日（公表日）： 2006年06月01日
要約：

【課題】 容量絶縁膜が酸化アルミニウムを含むスタック型のキャパシタを備える半導体装置であって、BT試験の際の半導体装置の劣化を抑制し、リーク電流の増大を抑制できる半導体装置及びその製造方法を提供する。【解決手段】 半導体装置50は、順次に形成された下部電極51、容量絶縁膜52、及び上部電極35を有する。下部電極51及び上部電極35が、窒化チタンで構成され、容量絶縁膜52が、下部電極51に接する膜厚が5nmの酸化アルミニウム膜で構成される。【選択図】 図11

請求項（抜粋）：

順次に形成された下部電極、容量絶縁膜、及び上部電極を有するスタック型のキャパシタを備える半導体装置において、 前記下部電極及び上部電極が、金属又は金属化合物で構成され、 前記容量絶縁膜が、前記下部電極に接する膜厚が2nm以上で5nm以下の酸化アルミニウム膜を有することを特徴とする半導体装置。

IPC (2件)：

H01L 27/108 ,  H01L 21/824

FI (4件)：

H01L27/10 651 ,  H01L27/10 621B ,  H01L27/10 621C ,  H01L27/10 681F

Fターム (23件)：

5F083AD24 ,  5F083AD48 ,  5F083AD56 ,  5F083GA06 ,  5F083JA02 ,  5F083JA05 ,  5F083JA06 ,  5F083JA35 ,  5F083JA36 ,  5F083JA40 ,  5F083KA01 ,  5F083KA05 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA19 ,  5F083MA20 ,  5F083NA01 ,  5F083NA08 ,  5F083PR05 ,  5F083PR21 ,  5F083PR33 ,  5F083PR40

引用特許：

出願人引用 (1件)

• 半導体装置ならびにその製造方法および製造装置
  公報種別：公開公報   出願番号：特願平10-173607   出願人：株式会社日立製作所

審査官引用 (3件)

• 誘電膜工程を単純化して半導体素子のキャパシタを製造する方法及びその誘電膜を形成する装置
  公報種別：公開公報   出願番号：特願2003-393511   出願人：三星電子株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2001-178539   出願人：日本電気株式会社
• 半導体素子のキャパシタ形成方法
  公報種別：公開公報   出願番号：特願2003-188411   出願人：株式会社ハイニックスセミコンダクター