特許
J-GLOBAL ID：200903015342530322
液晶表示装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-292998
公開番号（公開出願番号）：特開平11-133455
出願日： 1997年10月24日
公開日（公表日）： 1999年05月21日
要約：
【要約】【課題】 使用フォトマスク数を従来プロセスより低減することで製造コストの低減や工期の短縮が図れる液晶表示装置の製造方法を提供する。【解決手段】 ガラス基板21上にCr膜を成膜、パターニングしてゲート電極22およびゲート配線を形成し、この上にSiNx膜37(ゲート絶縁膜23)、a-Si膜38、a-Si:n+ 膜39、Al膜40を連続して成膜する。そして、Al膜40とa-Si:n+ 膜39を同一のマスクを用いてパターニングしてソース電極26、ソース配線、ドレイン電極27を形成するとともにオーミックコンタクト層25を形成する。次に、パッシベーション膜28を成膜し、パッシベーション膜28、a-Si膜38およびSiNx膜37を同一のマスクを用いてパターニングして薄膜トランジスタ20を形成した後、ITO膜を成膜、パターニングして画素電極30を形成する。
請求項（抜粋）：
一対の基板のうちの一方の基板上に第1の導電膜を成膜しパターニングしてゲート電極およびゲート配線を形成し、該ゲート電極およびゲート配線を覆うゲート絶縁膜、半導体膜、不純物を添加した不純物半導体膜および第2の導電膜を順次連続して成膜し、前記第2の導電膜および不純物半導体膜を同一のマスクを用いてパターニングして前記第2の導電膜からソース電極、ソース配線およびドレイン電極を形成するとともに前記不純物半導体膜からオーミックコンタクト層を形成し、少なくとも前記ソース電極、ソース配線、ドレイン電極および上部が露出した前記半導体膜上に絶縁膜を成膜し、該絶縁膜、前記半導体膜および前記ゲート絶縁膜を同一のマスクを用いてパターニングして画素電極に接触する薄膜トランジスタを形成し、ついで、前記基板の非成膜部分上に透明性導電膜を成膜しパターニングして前記画素電極を形成し、前記一方の基板と他方の基板との間に液晶を挟持することを特徴とする液晶表示装置の製造方法。
引用特許：
出願人引用 (11件)
全件表示
審査官引用 (11件)
全件表示
前のページに戻る
