特許
J-GLOBAL ID：200903015450998489

半導体装置およびその製造方法

発明者：
片岡 茂

片岡 茂 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平10-052048
公開番号（公開出願番号）：特開平11-251360
出願日： 1998年03月04日
公開日（公表日）： 1999年09月17日
要約：
【要約】【課題】 半導体素子の強度を向上させてフリップチップ接合における取扱いを容易にし、品質並びに信頼性を向上させた半導体装置とその製造方法を提供する。【解決手段】 本発明の半導体装置では、半導体チップ11の非電極形成面上に金属製の放熱フレーム12が取付けられ、かつ電極端子11a上を除く電極形成面および側周面上などに、絶縁性樹脂のモールド被覆層13が一体に形成されている。また、電極端子11a上にPb/Sn系のはんだバンプ14が、樹脂モールド被覆層13をマスクとし電解めっき等により、それぞれ形成されている。そして、このような半導体チップ11がフェースダウンに配置され、ガラスエポキシ配線板のCu配線層10上に、はんだバンプ14を介して接合されている。さらに、放熱フレーム12では、一方の端面のみがモールド被覆層13により覆われることがなく露出している。
請求項（抜粋）：
板状の絶縁基材の少なくとも一主面に配線層が配設された配線基板と、フェースダウンに配置され、電極端子上にそれぞれ設けられたバンプを介して前記配線基板の配線層に接合された半導体素子とを備え、前記半導体素子の前記電極端子上を除いた電極形成面および側周面上に、それぞれ絶縁性樹脂のモールド被覆層が形成されていることを特徴とする半導体装置。
IPC (3件)：
H01L 21/60 311 ,  H01L 21/56 ,  H01L 23/28
FI (3件)：
H01L 21/60 311 Q ,  H01L 21/56 T ,  H01L 23/28 F
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM