特許

J-GLOBAL ID：200903016023616075

半導体装置およびその製造方法

発明者： 門島 勝 ,  生田目 俊秀 ,  鳥海 明
出願人/特許権者： 株式会社ルネサステクノロジ ,  独立行政法人産業技術総合研究所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2005-167903
公開番号（公開出願番号）：特開2006-344713
出願日： 2005年06月08日
公開日（公表日）： 2006年12月21日
要約：

【課題】 ゲート絶縁膜として酸化シリコン膜より誘電率の高い高誘電体膜を使用する場合にMISFETのしきい値電圧を低下するとともにしきい値電圧の微調整を可能にする技術を提供する。【解決手段】 図2(b)に示すように、半導体基板上にゲート絶縁膜を介してゲート電極を形成する。ゲート絶縁膜には、酸化シリコン膜より誘電率の高い高誘電体膜が使用され、ゲート電極には、プラチナリッチシリサイド膜が使用される。プラチナリッチシリサイド膜は、プラチナ原子に対するシリコン原子の比が1未満である膜をいう(PtSix:x<1)。このプラチナリッチシリサイド膜からなるゲート電極には、導電型不純物としてホウ素が導入されている。このホウ素は、ゲート絶縁膜とゲート電極との界面に偏析している。【選択図】 図2

請求項（抜粋）：

(a)半導体基板と、 (b)前記半導体基板上に形成され、ハフニウム酸化物を主体として含むゲート絶縁膜と、 (c)前記ゲート絶縁膜上に形成され、シリコン膜とメタル膜を反応させて形成したメタルシリサイド膜よりなるゲート電極とを有するMISFETを含む半導体装置であって、 前記メタルシリサイド膜のメタル原子に対するシリコン原子の比が1未満であり、かつ、前記メタルシリサイド膜中に導電型不純物が導入されていることを特徴とする半導体装置。

IPC (7件)：

H01L 29/78 ,  H01L 21/28 ,  H01L 21/283 ,  H01L 27/092 ,  H01L 21/823 ,  H01L 29/423 ,  H01L 29/49

FI (5件)：

H01L29/78 301G ,  H01L21/28 301D ,  H01L21/283 C ,  H01L27/08 321D ,  H01L29/58 G

Fターム (79件)：

4M104BB14 ,  4M104BB19 ,  4M104BB21 ,  4M104BB22 ,  4M104BB38 ,  4M104BB40 ,  4M104CC05 ,  4M104DD16 ,  4M104DD75 ,  4M104DD84 ,  4M104EE03 ,  4M104EE14 ,  4M104EE16 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BB08 ,  5F048BB10 ,  5F048BB11 ,  5F048BB18 ,  5F048BC06 ,  5F048BD04 ,  5F048BE03 ,  5F048BF02 ,  5F048BF07 ,  5F048BF12 ,  5F048BF16 ,  5F048DA25 ,  5F140AA06 ,  5F140AB03 ,  5F140AC01 ,  5F140BA01 ,  5F140BC06 ,  5F140BC17 ,  5F140BD04 ,  5F140BD11 ,  5F140BD13 ,  5F140BE09 ,  5F140BE10 ,  5F140BF01 ,  5F140BF08 ,  5F140BF31 ,  5F140BF37 ,  5F140BG08 ,  5F140BG12 ,  5F140BG28 ,  5F140BG30 ,  5F140BG32 ,  5F140BG34 ,  5F140BG37 ,  5F140BG45 ,  5F140BG52 ,  5F140BG53 ,  5F140BH15 ,  5F140BJ07 ,  5F140BJ11 ,  5F140BJ17 ,  5F140BJ20 ,  5F140BJ27 ,  5F140BK02 ,  5F140BK13 ,  5F140BK21 ,  5F140BK26 ,  5F140BK29 ,  5F140BK30 ,  5F140BK37 ,  5F140CA02 ,  5F140CA03 ,  5F140CB04 ,  5F140CB08 ,  5F140CC01 ,  5F140CC03 ,  5F140CC12 ,  5F140CE07 ,  5F140CE08

引用特許：

出願人引用 (1件)

• 米国特許第6,599,831 B1号公報
  

審査官引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2003-005395   出願人：富士通株式会社
• 半導体装置および半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2002-328234   出願人：富士通株式会社

引用文献：

審査官引用 (3件)

• Partial Silicides Technology for Tunable Work Function Electrodes on High-k Gate Dielectrics-Fermi L
• Ptパーシャルシリサイド(PASI)ゲート電極のHf系ゲート絶縁膜上におけるフェルミレベルピニングの
• Dual Workfunction Ni-Silicide/HfSiON Gate Stacks by Phase-Controlled Full-Silicidation(PC-FUSI) Tech