特許
J-GLOBAL ID：200903016063402310
正または負の高電圧のリセット回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-307860
公開番号（公開出願番号）：特開平8-255491
出願日： 1995年11月27日
公開日（公表日）： 1996年10月01日
要約：
【要約】【課題】 少ない工程数で製造可能な信頼性の高い高電圧リセット回路を提供する。【解決手段】 出力端106に第3の電源電位を出力している状態を、第2の電源電位を出力する状態に切換える際に、第2の電源電位の供給源と出力端との接続を第1のPチャネルMOSFETtp1を介して行なっている。しかも、第1のPチャネルMOSFETtp1がオフされる場合、すなわち、出力端に第3の電源電位が出力される場合には、第1のPチャネルMOSFETtp1のゲートにも、第3の電源電位が印加されている。したがって、出力端の電位が第3の電源電位まで上昇しても、このトランジスタがオンしてしまうことがない。つまり第2の電源電位Vccと出力端106とが電気的に良好に分離されている。
請求項（抜粋）：
第1の電源電位、前記第1の電源電位よりも高い第2の電源電位および前記第2の電源電位よりもさらに高い第3の電源電位が外部から供給され、第1および第2の信号レベルの電位間で切換わる制御信号により、出力端に前記第3の電源電位を出力している状態を前記第2の電源電位を出力する状態に切換えるリセット回路であって、前記第1の電源電位が供給される第1の入力端と、前記第2の電源電位が供給される第2の入力端と、前記制御信号により前記第3の電源電位の供給を停止または開始する供給源の出力が供給される第3の入力端と、前記制御信号の電位レベルに応じて、前記第1の電源電位または前記第3の電源電位を出力する制御回路と、前記制御回路の出力がゲートに入力され、ドレインが前記第2の入力端に接続する第1のPチャネルMOSFETと、前記第3の入力端ならびに前記第1のPチャネルMOSFETのソースおよびバックゲートと接続する前記出力端とを備えた、リセット回路。
引用特許：
前のページに戻る
