特許
J-GLOBAL ID:200903016130438635

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 木村 満 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-274426
公開番号(公開出願番号):特開2002-083869
出願日: 2000年09月11日
公開日(公表日): 2002年03月22日
要約:
【要約】【課題】 低誘電率の、ダマシン法に適したエッチングストッパ膜を備えた、信頼性の高い半導体装置及びその製造方法を提供する。【解決手段】 下層の配線層LLの上に、トレンチホール108及びビアホール109に埋め込まれたCu層107を有する最上層の配線層HLをダマシン法により形成する。ダマシン法で用いるエッチングストッパ膜110としては、SiとCとNとを主要元素として含む膜(SiCN系膜)を用いる。このSiCN系エッチングストッパ膜は、低誘電率(5〜5.5)を有し、かつ、層間絶縁膜106に対して十分なエッチング選択比が取れる。さらに、Cu拡散性が低いので、信頼性の高い配線が形成される。
請求項(抜粋):
複数の溝又は穴を有する低誘電率の第1の絶縁層と、前記第1の絶縁層上に形成され、前記複数の溝又は穴と重なる複数の開口を有し、SiとCとNとを主たる含有元素とする第2の絶縁層と、前記複数の溝又は穴と前記複数の開口とから形成される複数の配線溝又は穴に埋め込まれた導体層と、を備えたことを特徴とする半導体装置。
IPC (3件):
H01L 21/768 ,  H01L 21/316 ,  H01L 21/318
FI (4件):
H01L 21/316 X ,  H01L 21/318 B ,  H01L 21/90 A ,  H01L 21/90 M
Fターム (72件):
5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ09 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK01 ,  5F033KK08 ,  5F033KK09 ,  5F033KK11 ,  5F033KK18 ,  5F033KK19 ,  5F033KK21 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ30 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR05 ,  5F033RR08 ,  5F033RR11 ,  5F033RR12 ,  5F033RR20 ,  5F033SS02 ,  5F033SS03 ,  5F033SS15 ,  5F033TT02 ,  5F033XX24 ,  5F033XX28 ,  5F058BA05 ,  5F058BA20 ,  5F058BD02 ,  5F058BD04 ,  5F058BD06 ,  5F058BD10 ,  5F058BD18 ,  5F058BF09 ,  5F058BF23 ,  5F058BF24 ,  5F058BF26 ,  5F058BF29 ,  5F058BF30 ,  5F058BJ02
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る