特許
J-GLOBAL ID：200903073211561320
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
田治米 登 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-032487
公開番号（公開出願番号）：特開平10-229122
出願日： 1997年02月17日
公開日（公表日）： 1998年08月25日
要約：
【要約】【課題】 配線と接続孔とを配線溝と接続孔との埋め込みにより同時に形成する半導体装置の製造方法において、形成精度と埋め込み性を向上させる。【解決手段】 半導体装置の多層配線構造を、下層配線1上に層間絶縁膜2a及び上層配線形成用配線溝5のエッチングマスクとなるマスク層12を順次形成し、その上に、配線溝5内に開口する接続孔6のエッチングマスクとなるレジストマスク7を形成し、該レジストマスク7をエッチングマスクとして層間絶縁膜2aをハーフエッチングすることにより接続孔6を部分的に形成し、レジストマスク7を除去後、前記マスク層12をエッチングマスクとして層間絶縁膜2aをさらにエッチングすることにより、配線溝5を形成すると共に接続孔6を下層配線1に到達するように形成し、これら配線溝5及び接続孔6を配線形成材料で埋め込むことにより製造する。
請求項（抜粋）：
下層配線上に層間絶縁膜を形成し、該層間絶縁膜上に、上層配線形成用配線溝のエッチングマスクとなるマスク層を形成し、その上に、前記配線溝内に開口する接続孔のエッチングマスクとなるレジストマスクを形成し、該レジストマスクをエッチングマスクとして前記層間絶縁膜をハーフエッチングすることにより接続孔を部分的に形成し、レジストマスクを除去し、前記マスク層をエッチングマスクとして層間絶縁膜をさらにエッチングすることにより、配線溝を形成すると共に接続孔を下層配線に到達するように形成し、配線溝及び接続孔を上層配線形成材料で埋め込むことを特徴とする半導体装置の製造方法。
引用特許：
前のページに戻る
