特許
J-GLOBAL ID:200903016294654088

機械的特性を改善するためのその場に埋め込まれたナノ層を有する低k誘電体CVD膜の形成方法(誘電体スタック及び該形成方法、並びに該誘電体スタックを含む相互接続構造体)

発明者:
出願人/特許権者:
代理人 (4件): 上野 剛史 ,  太佐 種一 ,  市位 嘉宏 ,  坂口 博
公報種別:公表公報
出願番号(国際出願番号):特願2008-500925
公開番号(公開出願番号):特表2008-537639
出願日: 2006年03月08日
公開日(公表日): 2008年09月18日
要約:
【課題】 機械的特性を改善するために内部に埋め込まれたナノ層を有する低k誘電体CVD膜の形成方法を提供すること【解決手段】 約1×10-10m/秒又はそれ以上の亀裂速度を有する1つ又は複数の膜(14)と、この1つ又は複数の膜(14)内にあるか又はそれに直接接触した少なくとも1つのナノ層(16)を含む材料スタック(12)が提供され、ここで少なくとも1つのナノ層(16)は、材料スタック(12)の亀裂速度を1×10-10m/秒より小さな値に減少させる。1つ又は複数の膜(14)は、低k誘電体に限定されず、金属のような材料を含むことができる。好ましい実施形態においては、約3.0又はそれ以下の有効誘電率kを有する低k誘電体スタック(12)が提供されるが、そのスタック(12)の機械的特性は、少なくとも1つのナノ層(16)を誘電体スタック(12)内に導入することによって改善される。機械的特性の改善は、スタック(12)内の膜の誘電率を著しく増大させることなく、また本発明の誘電体スタック(12)に何らかの後処理ステップを施すことを必要とせずに、達成される。【選択図】 図1
請求項(抜粋):
3.0又はそれ以下の誘電率を有する少なくとも1つの誘電体材料(14)と、Si及びO原子を含む少なくとも1つのナノ層(16)とを有する誘電体スタック(12)。
IPC (4件):
H01L 21/768 ,  H01L 23/522 ,  H01L 21/316 ,  C23C 16/30
FI (3件):
H01L21/90 J ,  H01L21/316 M ,  C23C16/30
Fターム (69件):
4K030AA01 ,  4K030AA06 ,  4K030BA48 ,  4K030CA04 ,  4K030CA12 ,  4K030DA08 ,  4K030FA01 ,  4K030JA05 ,  4K030JA09 ,  4K030JA10 ,  4K030JA12 ,  4K030JA16 ,  4K030LA02 ,  4K030LA15 ,  5F033GG01 ,  5F033GG02 ,  5F033GG03 ,  5F033HH32 ,  5F033JJ04 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ32 ,  5F033KK04 ,  5F033KK08 ,  5F033KK11 ,  5F033KK32 ,  5F033MM01 ,  5F033MM02 ,  5F033QQ08 ,  5F033QQ13 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ49 ,  5F033QQ54 ,  5F033QQ74 ,  5F033QQ82 ,  5F033RR01 ,  5F033RR04 ,  5F033RR05 ,  5F033RR06 ,  5F033RR08 ,  5F033RR21 ,  5F033RR29 ,  5F033SS01 ,  5F033SS02 ,  5F033SS03 ,  5F033SS11 ,  5F033SS15 ,  5F033SS21 ,  5F033TT02 ,  5F033TT04 ,  5F033WW00 ,  5F033WW02 ,  5F033WW06 ,  5F033WW07 ,  5F033WW09 ,  5F033XX17 ,  5F033XX24 ,  5F058BD04 ,  5F058BD06 ,  5F058BF07 ,  5F058BF23 ,  5F058BF27 ,  5F058BF29 ,  5F058BH01 ,  5F058BH16 ,  5F058BH17 ,  5F058BJ02
引用特許:
出願人引用 (7件)
  • 米国特許第6,147,009号
  • 米国特許第6,312,793号
  • 米国特許第6,441,491号
全件表示
審査官引用 (5件)
全件表示

前のページに戻る