特許
J-GLOBAL ID：200903016537685130
半導体装置
出願人/特許権者：
三菱電機株式会社
三菱電機株式会社 について
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-044666
公開番号（公開出願番号）：特開2003-243612
出願日： 2002年02月21日
公開日（公表日）： 2003年08月29日
要約：
【要約】【課題】 炭化シリコンや窒化ガリウム等のワイドギャップ半導体から成る半導体チップを搭載するモジュール型素子において、素子冷却機構の簡素化を図ると共に、モジュール型素子自体の小型化、軽量化及び低コスト化をも図る。【解決手段】 ヒートシンク115、絶縁基板114及び導通板108から成る冷却機構の上面上に、第1導電層109Aを介して、シリコンを母材とするスイッチングチップ101を配設する。更に、陽極電極105よりも面積的に小さい陰極電極103の上に、第2導電層109Bを介して、陰極電極103よりも面積的に小さく且つワイドギャップ半導体を母材とするダイオードチップ102を配設する。そして、密閉容器117は、底面115BSの露出部分を除いて、各部材をその内部空間内に包含する。
請求項（抜粋）：
外部に露出した底面と前記底面に対向する上面とを備えるヒートシンクと、前記ヒートシンクの前記上面上に接合された絶縁基板と、前記絶縁基板の上面上に接合された導通板と、前記導通板の上面に第1導電層を介して電気的に接続された第1主電極と、前記第1主電極に対向し且つ面積的に前記第1主電極よりも小さい第2主電極とを備える第1半導体チップと、前記第1半導体チップの前記第2主電極に第2導電層を介して電気的に接続されており且つ面積的に前記第1半導体チップの前記第2主電極よりも小さい第1主電極と、前記第1主電極に対向する第2主電極とを備える第2半導体チップと、前記底面の露出部分を除く前記ヒートシンクと、前記絶縁基板と、前記導通板と、前記第1半導体チップと、前記第2半導体チップとをその内部空間内に密閉する容器とを備えており、前記第2半導体チップの前記第2主電極の上方部分は前記容器の前記内部空間であり、前記第2半導体チップの母材は、シリコンよりもバンド間エネルギーギャップが大きいワイドギャップ半導体であることを特徴とする、半導体装置。
IPC (4件)：
FI (3件)：
Fターム (10件)：
5F036AA01
, 5F036BA23
, 5F036BB01
, 5F036BB21
, 5F036BC06
, 5F047AA19
, 5F047BA04
, 5F047BA05
, 5F047BA06
, 5F047BA21
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved