特許
J-GLOBAL ID:200903016543499616
キャパシタ及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
中村 稔 (外9名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-223103
公開番号(公開出願番号):特開2002-016230
出願日: 2000年06月19日
公開日(公表日): 2002年01月18日
要約:
【要約】【課題】 浮遊ゲートトランジスタにも使用することができるスタック構造を使用する新規なキャパシタ設計及びその製造方法を提供する。【解決手段】 第1の電気コンタクト280が、基板200内に形成された導電性領域220、230と、制御ゲート層270とに電気的に結合されている。第2の電気コンタクト290が浮遊ゲート層250に電気的に結合され、基板と制御ゲート層との間の板を形成する。浮遊ゲート層の両側をキャパシタの板として使用することによって、このキャパシタの足跡が減少する。寄生容量が相対的に減少する。1つ以上の誘電体層が、同一の1以上のプロセスステップにおいて、基板上のキャパシタと浮遊ゲートトランジスタの両方のために形成される。
請求項(抜粋):
基板上のキャパシタであって、上記基板内の導電性領域と、上記基板内の上記導電性領域上の第1の誘電体層と、上記第1の誘電体層上の第1の導電体層と、上記第1の導電体層上の第2の誘電体層と、上記第2の誘電体層上の第2の導電体層と、上記導電性領域及び上記第2の導電体層と電気的に結合されている第1の電気コンタクトと、上記第1の導電体層と電気的に結合されている第2の電気コンタクトと、を備えていることを特徴とするキャパシタ。
IPC (9件):
H01L 27/04
, H01L 21/822
, H01L 21/8234
, H01L 27/088
, H01L 21/8247
, H01L 27/115
, H01L 27/10 461
, H01L 29/788
, H01L 29/792
FI (5件):
H01L 27/10 461
, H01L 27/04 C
, H01L 27/08 102 A
, H01L 27/10 434
, H01L 29/78 371
Fターム (24件):
5F001AA01
, 5F001AA43
, 5F001AB08
, 5F001AG40
, 5F038AC03
, 5F038AC05
, 5F038AC09
, 5F038AC16
, 5F038DF05
, 5F038EZ18
, 5F038EZ20
, 5F048AA01
, 5F048AB01
, 5F048AC10
, 5F048BB01
, 5F048BE09
, 5F048BE10
, 5F083EP02
, 5F083EP23
, 5F083GA09
, 5F083JA04
, 5F083PR43
, 5F083PR49
, 5F083PR52
引用特許:
審査官引用 (4件)
-
半導体装置
公報種別:公開公報
出願番号:特願平9-060799
出願人:三菱電機株式会社
-
半導体装置
公報種別:公開公報
出願番号:特願平5-273954
出願人:株式会社日立製作所
-
半導体集積回路
公報種別:公開公報
出願番号:特願平10-319161
出願人:株式会社東芝
前のページに戻る