特許
J-GLOBAL ID：200903016712210698

半導体装置およびその製造方法

発明者：
岩崎 富生

岩崎 富生 について

, 
三浦 英生

三浦 英生 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2003-346478
公開番号（公開出願番号）：特開2004-048066
出願日： 2003年10月06日
公開日（公表日）： 2004年02月12日
要約：
【課題】 積層配線構造においてボイドや断線を起こしにくい、信頼性の高い半導体装置を提供する。 【解決手段】 半導体基板上に導電性膜と該導電性膜に接触して隣接膜が積層された積層配線構造を有する半導体装置において、前記導電性膜の自由エネルギー最小面を構成する長方格子の短辺apと前記隣接膜の自由エネルギー最小面を構成する長方格子の短辺anの差{|ap-an|/ap}×100=A(%)と前記導電性膜の自由エネルギー最小面を構成する長方格子の長辺bpと前記隣接膜の自由エネルギー最小面を構成する長方格子の長辺bnの差{|bp-bn|/bp}×100=B(%)が{A+B×(ap/bp)}<13なる不等式を満足するように前記導電性膜と前記隣接膜の材料を選択することにより、導電性膜の拡散を抑える。【選択図】図1
請求項（抜粋）：
半導体基板の一主面側に形成された銅(Cu)膜配線と、該銅(Cu)膜配線に接触して形成されたバリヤメタルとを有する積層構造を備えた半導体装置において、前記バリヤメタルはルテニウム(Ru)膜であり、前記銅(Cu)膜配線はスパッタリングを用いて形成された銅(Cu)膜とメッキを用いて形成された銅(Cu)膜との積層構造を備えていることを特徴とする半導体装置。
IPC (4件)：
H01L21/3205 ,  C23C14/16 ,  C23C16/06 ,  H01L21/768
FI (5件)：
H01L21/88 R ,  C23C14/16 Z ,  C23C16/06 ,  H01L21/90 A ,  H01L21/90 C
Fターム (62件)：
4K029AA06 ,  4K029AA24 ,  4K029BA02 ,  4K029BA08 ,  4K029BB02 ,  4K029BC03 ,  4K029BD02 ,  4K029CA05 ,  4K029GA03 ,  4K030BA01 ,  4K030CA04 ,  4K030CA12 ,  4K030HA04 ,  4K030LA15 ,  5F033HH04 ,  5F033HH07 ,  5F033HH11 ,  5F033HH12 ,  5F033HH19 ,  5F033HH21 ,  5F033HH25 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ19 ,  5F033KK01 ,  5F033KK07 ,  5F033KK11 ,  5F033KK12 ,  5F033KK19 ,  5F033KK21 ,  5F033KK25 ,  5F033KK33 ,  5F033LL04 ,  5F033MM07 ,  5F033MM08 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ37 ,  5F033QQ73 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR15 ,  5F033SS07 ,  5F033SS11 ,  5F033TT08 ,  5F033XX00 ,  5F033XX05 ,  5F033XX09 ,  5F033XX10 ,  5F033XX14 ,  5F033XX28
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM