特許

J-GLOBAL ID：200903016886350839

絶縁体上への緩和SiGe層の作製

発明者： カナペリ、ドナルド ,  チュー、ジャック、オーン ,  デミック、クリストファー ,  ハン、リジュアン ,  オット、ジョン、アルバート ,  ウォン、ホンサム、フィリップ
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (3件)： 坂口 博 ,  市位 嘉宏 ,  上野 剛史
公報種別：公表公報
出願番号（国際出願番号）：特願2002-531480
公開番号（公開出願番号）：特表2004-510350
出願日： 2001年09月27日
公開日（公表日）： 2004年04月02日
要約：

【課題】緩和SiGe・オン・インシュレータ(SGOI)上にひずみSiまたはSiGeを形成する方法を提供すること。【解決手段】緩和SiGe・オン・インシュレータ(SGOI)上にひずみSiまたはSiGeを形成する方法は、半導体基板上にエピタキシャルSi1-yGey層を成長させるステップと、選択されたSi1-yGey層内に水素を注入して水素リッチ欠陥層を形成するステップと、化学的機械的研磨によって表面を平滑化するステップと、熱処理によって2つの基板を貼り合わせるステップと、水素リッチ欠陥層で2つの基板を分離するステップとを含む。分離した基板の上面をCMPで平滑化して、緩和Si1-yGey、ならびに組成に応じてひずみSi1-yGey、ひずみSi、ひずみSiC、ひずみGe、ひずみGeC、およびひずみSi1-yGeyCをエピタキシャル付着させることができる。【選択図】図4

請求項（抜粋）：

絶縁体上に緩和SiGe層を作製する方法であって、 第1単結晶半導体基板上に傾斜Si1-xGexエピタキシャル層を形成するステップと、 前記傾斜Si1-xGex層の上に緩和Si1-yGeyエピタキシャル層を形成するステップと、 水素ボンバードメントによって前記緩和Si1-yGey層に水素リッチ欠陥層を形成するステップと、 前記緩和Si1-yGey層の表面上に絶縁体の層を設けるステップと、 前記水素リッチ欠陥層で前記緩和Si1-yGey層を分離して、前記第1基板、前記傾斜Si1-xGex層および緩和Si1-yGey層を含む第1構造と、その表面上に緩和Si1-yGey層を有する前記絶縁体を含む第2構造とを形成するステップとを含む方法。

IPC (9件)：

H01L27/12 ,  H01L21/20 ,  H01L21/336 ,  H01L21/338 ,  H01L21/76 ,  H01L21/762 ,  H01L29/778 ,  H01L29/786 ,  H01L29/812

FI (7件)：

H01L27/12 B ,  H01L21/20 ,  H01L29/80 H ,  H01L21/76 D ,  H01L21/76 R ,  H01L29/78 618B ,  H01L29/78 627D

Fターム (53件)：

5F032AA06 ,  5F032AA91 ,  5F032CA05 ,  5F032CA09 ,  5F032CA16 ,  5F032CA17 ,  5F032CA18 ,  5F032CA20 ,  5F032DA02 ,  5F032DA03 ,  5F032DA04 ,  5F032DA10 ,  5F032DA12 ,  5F032DA21 ,  5F032DA33 ,  5F032DA60 ,  5F032DA71 ,  5F032DA74 ,  5F032DA78 ,  5F052DA03 ,  5F052HA01 ,  5F052JA01 ,  5F052JA04 ,  5F052JA05 ,  5F052JA10 ,  5F052KA01 ,  5F052KB09 ,  5F102GB02 ,  5F102GB04 ,  5F102GC10 ,  5F102GD05 ,  5F102GK02 ,  5F102GL04 ,  5F102HC01 ,  5F102HC02 ,  5F102HC15 ,  5F102HC19 ,  5F110AA01 ,  5F110BB04 ,  5F110DD01 ,  5F110DD02 ,  5F110DD04 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110GG01 ,  5F110GG02 ,  5F110GG12 ,  5F110GG44 ,  5F110GG57 ,  5F110QQ17 ,  5F110QQ19

引用特許：

審査官引用 (7件)

• グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
  公報種別：公表公報   出願番号：特願2002-520282   出願人：マサチューセッツインスティテュートオブテクノロジー
• 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
  公報種別：公開公報   出願番号：特願平10-237751   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• 薄い半導体材料フィルムの製造方法
  公報種別：公開公報   出願番号：特願平4-246594   出願人：コミサリヤ・ア・レネルジ・アトミク
• ひずみSi/SiGeヘテロ構造層を使用するCMOSトランジスタ論理回路
  公報種別：公開公報   出願番号：特願平7-097158   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• 多層材料及びその製造方法
  公報種別：公開公報   出願番号：特願平4-118816   出願人：インターナシヨナル・ビジネス・マシーンズ・コーポレイシヨン
• 特開昭63-070515
  
• 傾斜GeSi層と平坦化を用いたゲルマニウム・オン・シリコンの貫通転位の制御
  公報種別：公表公報   出願番号：特願平11-505004   出願人：マサチューセッツインスティチュートオブテクノロジー