特許
J-GLOBAL ID：200903017072453722
新規の大量並列スーパーコンピュータ
発明者：
,
,
,
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (3件)：
坂口 博
, 市位 嘉宏
, 上野 剛史
公報種別：公表公報
出願番号（国際出願番号）：特願2002-582381
公開番号（公開出願番号）：特表2004-538548
出願日： 2002年02月25日
公開日（公表日）： 2004年12月24日
要約：
【課題】下げられたコスト、電力、およびフットプリントでテラOPS以上のスケールのコンピューティングを達成する、大量並列分散メモリ・スケーラブル・コンピュータ・アーキテクチャの新しいクラスを提供すること。【解決手段】新規の数百テラOPSスケールの大量並列スーパーコンピュータに、システムオンチップ技術に基づくノード・アーキテクチャが含まれる、すなわち、各処理ノードに、単一の特定用途向け集積回路(ASIC)が含まれる。各ASICノード内に、複数の処理要素があり、処理要素のそれぞれは、中央処理装置(CPU)および複数の浮動小数点プロセッサからなって、計算性能、パッケージ化密度、低コスト、低電力、および低い冷却の要件の最適のバランスが可能になる。単一ノード内の複数のプロセッサを、個別にまたは同時に使用して、任意の時点で解決されるか実行されている特定のアルゴリズムの要求に乗じて計算または通信の任意の組合せを扱うことができる。システムオンチップASICノードは、最適にパケット通信スループットを最大にし、待ち時間を最小にする複数の独立のネットワークによって相互接続される。好ましい実施形態では、複数のネットワークに、並列アルゴリズム・メッセージ受渡のための、グローバル・バリア機能および通知機能を提供するトーラス・ネットワーク、グローバル・ツリー・ネットワーク、およびグローバル非同期ネットワークを含む3つの高速ネットワークが含まれる。これらの複数の独立のネットワークは、アルゴリズム処理性能を最適化するために、アルゴリズムの必要または相に従って、集合的にまたは独立に使用することができる。並列アルゴリズムの特定のクラスまたは並列計算の部分について、このアーキテクチャは、異例の計算性能を示し、新しいクラスの並列アルゴリズムの計算を実行できるようにすることができる。追加のネットワークが、外部接続性のために設けられ、入出力機能と、システム管理および構成機能と、デバッグおよび監視機能に使用される。ミッドプレーンおよび他のハードウェア装置を実施する特殊なノード・パッケージ化技法によって、スーパーコンピューティング・リソースを最適化するための複数のネットワークでのスーパーコンピュータの分割が容易になる。【選択図】図2
請求項（抜粋）：
大量並列コンピューティング構造であって、
複数の独立のネットワークによって相互接続された複数の処理ノードであって、各ノードが、並列アルゴリズム動作を実行する時に必要になる計算アクティビティまたは通信アクティビティを実行する1つまたは複数の処理要素を含む、複数の処理ノード
を含み、前記複数の独立のネットワークが、前記ノードの間またはその独立の分割されたサブセットの間での、ポイントツーポイント通信およびグローバル通信と、グローバル・バリア動作および通知動作とを可能にするネットワークを含み、前記ノードを相互接続する前記複数の独立のネットワークの組合せが、アルゴリズム処理性能を最適化するために、アルゴリズムの帯域幅要件および待ち時間要件に従って協同でまたは独立に使用される
大量並列コンピューティング構造。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
