特許
J-GLOBAL ID:200903017096842541

薄膜トランジスタ及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 眞鍋 潔 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-364027
公開番号(公開出願番号):特開2002-170956
出願日: 2000年11月30日
公開日(公表日): 2002年06月14日
要約:
【要約】【課題】 薄膜トランジスタ及びその製造方法に関し、デバイスの高速化と安定性とを両立させる。【解決手段】 多結晶シリコン膜2とSiO2 ゲート絶縁膜5の界面から10nmの範囲における窒素濃度を、SiO2 ゲート絶縁膜5の他の部分の窒素濃度より高くする。
請求項(抜粋):
絶縁性基板上に、少なくとも、多結晶シリコン膜及びSiO2 ゲート絶縁膜を設けた薄膜トランジスタにおいて、前記多結晶シリコン膜と前記SiO2 ゲート絶縁膜の界面から10nmの範囲における窒素濃度が、前記SiO2 ゲート絶縁膜の他の部分の窒素濃度より高いことを特徴とする薄膜トランジスタ。
IPC (3件):
H01L 29/786 ,  H01L 21/318 ,  H01L 21/336
FI (5件):
H01L 21/318 C ,  H01L 29/78 617 U ,  H01L 29/78 617 V ,  H01L 29/78 617 T ,  H01L 29/78 627 B
Fターム (44件):
5F058BD04 ,  5F058BD10 ,  5F058BD15 ,  5F058BH16 ,  5F058BJ04 ,  5F110AA01 ,  5F110AA06 ,  5F110BB02 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110EE03 ,  5F110EE38 ,  5F110EE44 ,  5F110FF02 ,  5F110FF04 ,  5F110FF05 ,  5F110FF07 ,  5F110FF09 ,  5F110FF30 ,  5F110FF36 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG58 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL04 ,  5F110HL12 ,  5F110HM15 ,  5F110NN03 ,  5F110NN04 ,  5F110NN23 ,  5F110NN24 ,  5F110PP03 ,  5F110PP05 ,  5F110PP35 ,  5F110QQ09 ,  5F110QQ11
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る