電界効果型トランジスタの製造方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-016887
公開番号（公開出願番号）：特開2001-210658
出願日： 2000年01月26日
公開日（公表日）： 2001年08月03日
要約：

【要約】【課題】化合物半導体を使用した短ゲート長の電界効果型トランジスタ(FET)の簡便な製造方法を提供する。【解決手段】化合物半導体材料からなる半絶縁性の基板1上に第1導電型化合物半導体層の能動層2およびコンタクト層3を順次エピタキシャル成長させた後、リセス4を形成し、能動層2およびコンタクト層3表面に表面改質層5を形成する。次いで、表面改質層5を電子ビーム12により開口した後、表面改質層5をマスクに開口部6に下部ゲート電極7を柱状に選択成長させ、絶縁膜13を堆積して平坦化する。次いで下部ゲート電極7の上端部を露出させ、この上端部に接続する上部ゲート電極8を形成した後、絶縁膜13にコンタクト層3に達する開口を形成した後、開口部10にオーミック電極を形成してFETを製造する。

請求項（抜粋）：

化合物半導体材料からなる半絶縁性基板上に第1導電型化合物半導体層からなる能動層およびコンタクト層を順次エピタキシャル成長させる工程と、前記コンタクト層の所定の箇所をエッチングして前記能動層に達するリセスを形成する工程と、活性種に暴露して前記リセス内の前記能動層表面と前記コンタクト層表面に表面改質層を形成する工程と、前記リセス内の前記表面改質層表面に電子ビームを照射して前記能動層に達する第1の開口を形成する工程と、前記第1の開口の前記能動層表面から前記第1の開口形状の下部ゲート電極を柱状に成長させる工程と、前記リセスを含む前記基板上に絶縁膜を堆積した後、該絶縁膜を平坦化するとともに、前記下部ゲート電極の上端部を露出させる工程と、前記下部ゲート電極の上端部を含む前記基板上に第1の金属膜を堆積した後、これをパターニングし、前記下部ゲート電極の前記上端部に接続した上部ゲート電極を形成する工程と、前記上部ゲート電極の両側の前記リセス外の前記絶縁膜に前記コンタクト層に達する第2の開口を形成した後、該第2の開口内に第2の金属膜を堆積してオーミック電極を形成する工程とを含むことを特徴とする電界効果型トランジスタの製造方法。

IPC (3件)：

H01L 21/338 , H01L 29/812 , H01L 21/28

FI (2件)：

H01L 21/28 A , H01L 29/80 F

Fターム (50件)：

4M104AA05 , 4M104AA07 , 4M104BB06 , 4M104BB09 , 4M104BB14 , 4M104BB36 , 4M104CC03 , 4M104DD11 , 4M104DD16 , 4M104DD17 , 4M104DD35 , 4M104DD46 , 4M104DD73 , 4M104EE02 , 4M104EE09 , 4M104EE15 , 4M104EE17 , 4M104EE20 , 4M104FF07 , 4M104FF23 , 4M104GG12 , 4M104HH12 , 4M104HH14 , 4M104HH17 , 5F102FA00 , 5F102FA01 , 5F102GB01 , 5F102GC01 , 5F102GD01 , 5F102GD05 , 5F102GJ05 , 5F102GL05 , 5F102GN04 , 5F102GN05 , 5F102GN08 , 5F102GR04 , 5F102GR09 , 5F102GS02 , 5F102GS04 , 5F102GT03 , 5F102GT04 , 5F102GT05 , 5F102GT07 , 5F102GV05 , 5F102GV07 , 5F102GV08 , 5F102HC01 , 5F102HC02 , 5F102HC07 , 5F102HC15

引用特許：

審査官引用 (5件)

電界効果型トランジスタ
公報種別：公開公報出願番号：特願平10-168602 出願人：日本電気株式会社
金属薄膜形成方法
公報種別：公開公報出願番号：特願平5-219154 出願人：古河電気工業株式会社
特開平2-103939

全件表示

前のページに戻る