特許
J-GLOBAL ID：200903018802767856

フラッシュ様コアを有するEEPROMアレイ

発明者：
ランブレイシェ,エミル

ランブレイシェ,エミル について

, 
スマランドイユ,ジョージ

スマランドイユ,ジョージ について


出願人/特許権者：
アトメル・コーポレイション

アトメル・コーポレイション について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平8-528421
公開番号（公開出願番号）：特表平10-500801
出願日： 1996年02月22日
公開日（公表日）： 1998年01月20日
要約：
【要約】セクタプログラマブルEEPROMメモリは、十分な特徴を持つバイトプログラマブルEEPROMのバイトプログラマブル機能性をエミュレートすることができる。EEPROMメモリは、ユーザシステムにより入力されるバイトレベルデータと主メモリコアに書込まれるワードレベルデータとの間でバッファとして用いられるオンチップ書込キャッシュ(83)を組込む。EEPROM主メモリコアはメモリページ(32)に分割され、各メモリページはさらにサブページセクタ(59-62)に分割され、各サブページセクタは多数の多バイトデータワードを保持する。メモリページ内のサブページセクタは個々にまたは集合的にプログラムおよび消去サイクルを経ることができる。EEPROMメモリは、メモリコア内の失われたデータを回復しかつリフレッシュするのに用いられるECCユニット(73)を組込む。EEPROMメモリは割込可能なロードサイクルも可能である。
請求項（抜粋）：
複数のメモリページに分割される主メモリコアと書込キャッシュとを有するタイプのEEPROMメモリアレイに3サイクルを用いてデータを書込む方法であって、 (a) 前記書込キャッシュ内へのバイトサイズのデータのユーザ入力のステップと、 (b) 選択された主メモリページから前記書込キャッシュ内に多バイトデータワードを読戻すステップと、 (c) 前記書込キャッシュから前記主メモリコア内に多バイトデータワードをロードバックするステップとを特徴とする、方法。
IPC (2件)：
G11C 16/02 ,  G11C 29/00 631
FI (2件)：
G11C 17/00 611 G ,  G11C 29/00 631 Z
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM