特許
J-GLOBAL ID：200903018830649923

半導体集積回路及びその製造方法、半導体マクロセル並びにその自動レイアウト方法及びマスク処理方法

発明者：
高橋 美和夏

高橋 美和夏 について

, 
黒川 圭一

黒川 圭一 について

, 
福本 美奈子

福本 美奈子 について

, 
児下 典子

児下 典子 について

, 
豊永 昌彦

豊永 昌彦 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-231628
公開番号（公開出願番号）：特開平10-144872
出願日： 1997年08月28日
公開日（公表日）： 1998年05月29日
要約：
【要約】【課題】 半導体集積回路において、電源ラインの電圧変動を抑制する。【解決手段】 CMOS論理回路M101は、電源配線M102から電源を受ける一方、グランド配線103から電流を放出する。このCMS論理回路M101には並列に定電圧補助回路M104が配置される。この定電圧補助回路M104は、前記CMOS論理回路M101の出力信号MS1を入力としている。前記定電圧補助回路M104は、CMOS論理回路M101の出力信号MS1の安定時に電源消費を行い、電源配線N102とグランド配線103間の電位差を所定電圧に保持する一方、CMOS論理回路M101の出力信号MS1の反転時、即ち、前記電位差が小さくなろうとする時に電源消費を停止し、その電位差の縮小を抑制する。
請求項（抜粋）：
電源配線及びグランド配線と、論理回路を構成し、前記電源配線及びグランド配線に接続される論理回路部と、前記論理回路部と並列に前記電源配線及びグランド配線に接続され、前記論理回路部の出力値が変化しない安定時に前記電源配線から前記グランド配線に電流を流して電力を消費し、前記論理回路部の出力値の変化時に前記電力消費を停止する定電圧補助回路とを備えることを特徴とする半導体集積回路。
IPC (4件)：
H01L 27/04 ,  H01L 21/822 ,  G06F 17/50 ,  H01L 21/82
FI (4件)：
H01L 27/04 B ,  G06F 15/60 658 K ,  H01L 21/82 W ,  H01L 21/82 B
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM