特許
J-GLOBAL ID：200903018876684960

PONシステムにおける冗長構成回路

発明者：
藤永 生

藤永 生 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平11-158777
公開番号（公開出願番号）：特開2000-349799
出願日： 1999年06月04日
公開日（公表日）： 2000年12月15日
要約：
【要約】【課題】 PONシステムにおいて、系切り替え時の再加入制御を不要にし、また、光伝送路長調整の処理を不要にする。【解決手段】 開示されるPONシステムにおける冗長構成回路は、光加入者装置41,...に遅延制御部412を設けて、光加入者装置の加入時、タイミング生成部414が下りデータの受信後、直ちに上りデータの送信タイミングを生成するように制御するとともに、光加入者収容装置1の0系送受信部11と1系送受信部12で、遅延調整部113,123が、下りデータの送信から上りデータの受信までのそれぞれの遅延時間を測定し、両系の遅延時間比較部114,124が、測定結果の遅延時間のうち長い方の遅延時間によって、両系のタイミング生成部116,126における、光加入者装置に対する送信タイミング設定の制御を行うように構成されている。
請求項（抜粋）：
光加入者収容装置を構成する0系送受信部及び1系送受信部と、複数個の加入者装置とをスターカプラを介して接続し、前記0系送受信部又は1系送受信部がそれぞれのタイミング生成手段で定められたタイミングで各光加入者装置に対して下りデータを送信し、各加入者装置が、該下りデータに対して、そのタイミング生成手段で定められたタイミングで上りデータを送信するPON(Passive Optical Network )システムにおいて、光加入者装置に遅延制御手段を設けて、該光加入者装置の加入時、そのタイミング生成部が下りデータの受信後、直ちに上りデータの送信タイミングを生成するように制御するとともに、光加入者収容装置において、0系送受信部と1系送受信部にそれぞれ遅延調整手段と遅延時間比較手段とを設けて、両系の遅延調整手段が、下りデータの送信から上りデータの受信までのそれぞれの遅延時間を測定するとともに、両系の遅延時間比較手段が、それぞれの測定結果の遅延時間のうち長い方の遅延時間によって、それぞれの系のタイミング生成手段における前記光加入者装置に対する送信タイミング設定の制御を行うように構成されていることを特徴とするPONシステムにおける冗長構成回路。
IPC (6件)：
H04L 12/44 ,  H04B 10/20 ,  H04B 10/02 ,  H04L 1/22 ,  H04L 12/02 ,  H04L 12/28
FI (6件)：
H04L 11/00 340 ,  H04L 1/22 ,  H04B 9/00 N ,  H04B 9/00 H ,  H04L 11/02 E ,  H04L 11/20 C
Fターム (37件)：
5K002AA05 ,  5K002BA04 ,  5K002DA03 ,  5K002DA05 ,  5K002DA12 ,  5K002EA33 ,  5K002FA01 ,  5K014AA01 ,  5K014CA06 ,  5K014EA01 ,  5K014EA07 ,  5K014FA01 ,  5K014HA01 ,  5K030GA11 ,  5K030JA14 ,  5K030JL03 ,  5K030KA03 ,  5K030LA12 ,  5K030MA05 ,  5K030MA06 ,  5K030MB06 ,  5K030MB08 ,  5K030MD02 ,  5K033AA05 ,  5K033BA01 ,  5K033BA02 ,  5K033CB15 ,  5K033DB02 ,  5K033DB06 ,  5K033DB09 ,  5K033DB22 ,  5K033EA02 ,  5K033EA03 ,  5K033EB06 ,  9A001CC07 ,  9A001JJ18 ,  9A001KK56
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM