特許
J-GLOBAL ID：200903019246434938

半導体装置及びその製造方法

発明者：
清水 浩三

清水 浩三 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (4件)： 眞鍋 潔 ,  柏谷 昭司 ,  渡邊 弘一 ,  伊藤 壽郎
公報種別：公開公報
出願番号（国際出願番号）：特願2007-049809
公開番号（公開出願番号）：特開2008-218483
出願日： 2007年02月28日
公開日（公表日）： 2008年09月18日
要約：
【課題】半導体装置及びその製造方法に関し、回路配線基板上の電極構造、構成、それらを作製するための製造プロセスに簡単な改変を加えることで、鉛フリーはんだを用いた場合に発生し易いパッケージ外周部に於ける回路オープン不良を抑止して、信頼性が高い半導体装置の実装構造を実現しようとするものである。【解決手段】半導体パッケージ14の電極16と回路配線基板11の電極13との間に鉛フリーはんだバンプ17を介して両者を接続する半導体装置に於いて、回路配線基板11の電極13は表面外周に突起縁13Hが形成されてなることを特徴とする。【選択図】 図1
請求項（抜粋）：
半導体素子或いは半導体パッケージに於ける電極と回路配線基板に於ける配線或いは電極との間に鉛フリーはんだバンプを介在して両者を接続してなる半導体装置に於いて、 回路配線基板の電極は表面外周に突起縁が形成された構造であること 特徴とする半導体装置。
IPC (3件)：
H05K 3/34 ,  H01L 23/12 ,  H01L 21/60
FI (5件)：
H05K3/34 501F ,  H01L23/12 F ,  H01L23/12 Q ,  H01L21/60 311Q ,  H05K3/34 501E
Fターム (12件)：
5E319AA03 ,  5E319AB05 ,  5E319AC15 ,  5E319BB05 ,  5E319BB08 ,  5E319BB10 ,  5E319CC33 ,  5E319CD29 ,  5E319GG11 ,  5F044KK02 ,  5F044KK11 ,  5F044LL01
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM