半導体装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：須田正義
公報種別：公開公報
出願番号（国際出願番号）：特願2000-049909
公開番号（公開出願番号）：特開2001-244407
出願日： 2000年02月25日
公開日（公表日）： 2001年09月07日
要約：

【要約】【課題】熱を有効に放散しつつ半導体素子の実装密度を向上させて設置面積を縮小する。【解決手段】複数の半導体素子11a,11bが積層され、最下位の半導体素子11aが主ヒートシンク12の上面に接着されたパワーモジュール用基板13の回路パターン13aに積層され、最下位の半導体素子11a以外の他の半導体素子11bが最下位の半導体素子11aにそれぞれ補助ヒートシンク16を介して順次積層される。補助ヒートシンク16の下面に下位の半導体素子11aの端子部分に搭載する電極用基板17が接着され、補助ヒートシンク16の上面に上位の半導体素子11bを搭載する絶縁性基板18が接着される。最上位の半導体素子11bの端子部分に電極用基板17が搭載され、その電極用基板17に補助ヒートシンク16が更に搭載される。

請求項（抜粋）：

複数の半導体素子(11a,11b)が積層された半導体装置(10)であって、最下位の半導体素子(11a)が主ヒートシンク(12)の上面に接着されたパワーモジュール用基板(13)の回路パターン(13a)に積層され、前記最下位の半導体素子(11a)以外の他の半導体素子(11b)が前記最下位の半導体素子(11a)にそれぞれ補助ヒートシンク(16)を介して順次積層されたことを特徴とする半導体装置。

IPC (7件)：

H01L 25/07 , H01L 25/18 , H01L 23/15 , H01L 23/34 , H01L 23/36 , H01L 23/40 , H01L 23/12

FI (7件)：

H01L 23/34 C , H01L 23/40 F , H01L 25/04 C , H01L 23/14 C , H01L 23/36 C , H01L 23/36 D , H01L 23/12 J

Fターム (9件)：

5F036AA01 , 5F036BA10 , 5F036BA23 , 5F036BB01 , 5F036BB21 , 5F036BC03 , 5F036BC05 , 5F036BD01 , 5F036BD13

引用特許：

審査官引用 (4件)

液冷平形半導体装置
公報種別：公開公報出願番号：特願平9-284760 出願人：富士電機株式会社
水冷式半導体素子スタック
公報種別：公開公報出願番号：特願平8-062385 出願人：富士電機株式会社
パワーエレクトロニクスモジュールおよびそのようなモジュールを具備するパワーエレクトロニクス装置
公報種別：公開公報出願番号：特願平10-173701 出願人：アルカテル・アルストム・コンパニイ・ジエネラル・デレクトリシテ

全件表示

前のページに戻る