特許
J-GLOBAL ID:200903019558005546

半導体装置の製造装置および半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (7件): 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行 ,  荒川 伸夫
公報種別:公開公報
出願番号(国際出願番号):特願2007-324865
公開番号(公開出願番号):特開2009-147216
出願日: 2007年12月17日
公開日(公表日): 2009年07月02日
要約:
【課題】Si基板上のSiO2膜の窒化において、Nラジカルの生成効率が高く、かつN2+ラジカルの生成効率が低減することにより、SiO2表面を充分窒化し、かつSiO2/Si界面の窒化を防止し、トランジスタの閾値電圧のシフトを防止した半導体装置の製造装置および製造方法を提供する。【解決手段】本発明の半導体装置の製造装置は、N2+のSi基板上SiO2膜への到達を防止し、SiO2/Si界面の窒化を防止するものであり、第1の態様として、処理室と、ラジアルラインスロットアンテナと、第1ガスを導入する第1ガス導入口と、第2ガスを導入する第2ガス導入口とを少なくとも備える半導体装置の製造装置であって、処理室に、負に帯電した金属製のイオン除去プレートを備え、第1ガス導入口と第2ガス導入口とが、処理室に設けられ、第1ガスがイオン除去プレートを通過した後、第2ガスと混合される位置に設けられる半導体装置の製造装置である。【選択図】図1
請求項(抜粋):
処理室と、ラジアルラインスロットアンテナと、第1ガスを導入する第1ガス導入口と、第2ガスを導入する第2ガス導入口とを少なくとも備える半導体装置の製造装置であって、 前記処理室は、負に帯電した金属製のイオン除去プレートを備え、 前記第1ガス導入口と前記第2ガス導入口とは、前記処理室に設けられ、前記第1ガスが前記イオン除去プレートを通過した後、前記第2ガスと混合される位置に設けられる、半導体装置の製造装置。
IPC (2件):
H01L 21/31 ,  H01L 21/318
FI (2件):
H01L21/31 C ,  H01L21/318 C
Fターム (24件):
5F045AA09 ,  5F045AA20 ,  5F045AB34 ,  5F045AC15 ,  5F045AC16 ,  5F045AD04 ,  5F045AD05 ,  5F045AD06 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045BB16 ,  5F045CA05 ,  5F045DP02 ,  5F045EF13 ,  5F045EH02 ,  5F045EH19 ,  5F058BD01 ,  5F058BD04 ,  5F058BD15 ,  5F058BF08 ,  5F058BF74 ,  5F058BG03 ,  5F058BJ01
引用特許:
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る