特許

J-GLOBAL ID：200903019609898656

半導体装置の製造方法

発明者： 古谷 晃
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-371667
公開番号（公開出願番号）：特開2002-237500
出願日： 2001年12月05日
公開日（公表日）： 2002年08月23日
要約：

【要約】【課題】 シード膜が不動態酸化皮膜を形成する場合でも、シード膜が感光性膜と反応する場合でも、信頼性及び生産性の向上を可能とする。【解決手段】 パッド電極14が形成された基板10上に密着膜20、シード膜22、及び保護膜24を順次形成した後、開口部40を有する感光性膜30を形成する。開口部40に露出した保護膜24をシード膜20に対して選択的にエッチング除去した後、開口部40に露出したシード膜22上にバリアメタルとなるめっき膜を形成する。これにより、シード膜20は、保護膜24に覆われているので、保護膜24形成後の工程におけるシード膜22の酸化や感光性膜30との反応が抑えられる。

請求項（抜粋）：

基板の接続箇所の上にシード膜を形成する工程と、前記シード膜上に保護膜を形成する工程と、前記保護膜上に前記接続箇所の上に開口部を有するマスクを形成する工程と、前記開口部に露出した前記保護膜を除去して、前記開口部に前記シード膜を露出させる工程と、前記開口部に露出した前記シード膜上にめっき膜を形成する工程と、前記めっき膜の上に半田バンプを形成する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/60 ,  H01L 21/3205

FI (5件)：

H01L 21/92 604 B ,  H01L 21/88 T ,  H01L 21/92 604 Q ,  H01L 21/92 604 M ,  H01L 21/92 604 S

Fターム (19件)：

5F033HH07 ,  5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH17 ,  5F033HH18 ,  5F033HH23 ,  5F033HH33 ,  5F033MM08 ,  5F033MM13 ,  5F033QQ08 ,  5F033QQ20 ,  5F033QQ98 ,  5F033RR04 ,  5F033RR08 ,  5F033RR22 ,  5F033VV07 ,  5F033WW03 ,  5F033XX28

引用特許：

審査官引用 (4件)

• はんだバンプの形成方法
  公報種別：公開公報   出願番号：特願平9-230903   出願人：富士通株式会社
• 半導体装置の半田バンプの形成方法
  公報種別：公開公報   出願番号：特願平10-009056   出願人：沖電気工業株式会社
• 半導体装置バンプの形成方法
  公報種別：公開公報   出願番号：特願平6-181689   出願人：沖電気工業株式会社
• 半導体装置のはんだバンプ形成方法
  公報種別：公開公報   出願番号：特願平7-341681   出願人：富士通株式会社