特許
J-GLOBAL ID:200903019848157277

クロック発生回路および画像形成装置

発明者:
出願人/特許権者:
代理人 (1件): 井島 藤治 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-370537
公開番号(公開出願番号):特開2000-246959
出願日: 1999年12月27日
公開日(公表日): 2000年09月12日
要約:
【要約】【課題】 外付け部品を使わず一つの集積回路内で、所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成することが可能なクロック発生回路を提供することにある。【解決手段】 所定間隔でパルスを発生させる基準信号生成部401と、基準信号生成部によって生成された基準信号を遅延させて、位相の異なる複数の遅延信号からなる遅延信号群を生成する遅延信号生成部410,412と、遅延信号群の中から1パルス毎に位相の異なる遅延信号を順次選択する選択手段450,452とを備え、この選択された信号を参照することによって、所定時間内に発生するパルス数を所定数にした信号を生成する、ことを特徴とする。
請求項(抜粋):
所定間隔でパルスを発生させる基準クロック生成部と、前記基準クロック生成部によって生成された基準クロックを遅延させて、位相の異なる複数の遅延クロックからなる遅延クロック群を生成する遅延クロック生成部とを有し、前記遅延クロック群の中から1パルス毎に位相の異なる遅延クロックを順次選択し、この選択された信号を合成することによって、所定時間内に発生するパルス数を所定数にしたクロックを生成する、ことを特徴とするクロック発生回路。
IPC (3件):
B41J 2/44 ,  G02B 26/10 ,  G03G 15/01 112
FI (3件):
B41J 3/00 M ,  G02B 26/10 A ,  G03G 15/01 112 A
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る