特許
J-GLOBAL ID：200903020850477082

半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法

発明者：
池内 敦彦

池内 敦彦 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (7件)： 三好 秀和 ,  岩▲崎▼ 幸邦 ,  川又 澄雄 ,  中村 友之 ,  伊藤 正和 ,  高橋 俊一 ,  高松 俊雄
公報種別：公開公報
出願番号（国際出願番号）：特願2004-318427
公開番号（公開出願番号）：特開2006-126745
出願日： 2004年11月01日
公開日（公表日）： 2006年05月18日
要約：
【課題】 リソグラフィールールチェック及びOPC問題箇所のチェックを短時間で行い、ランダム不良対策とシステマティック不良対策とを高速且つ高精度に行い、歩留まりの向上が可能な半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法を提供する。【解決手段】 マーク手段261が複数のパターンの輪郭上に複数のマークを配置するステップ、グループ化手段262が隣接するマークを複数のグループに分類しグループの情報を検証情報記憶部16に記憶させるステップ、危険箇所判定手段263が検証情報記憶部16からグループの情報を読み出して、グループに含まれるマークの数に基づいてパターンの危険箇所を判定し、危険箇所の判定結果を検証情報記憶部16に記憶させるステップ、及び危険箇所修正手段364が検証情報記憶部から判定結果を読み出して、パターンを修正するステップを含む。【選択図】 図1
請求項（抜粋）：
マーク手段が、複数のパターンの輪郭上に複数のマークを配置するステップと、 グループ化手段が、隣接する前記マークを複数のグループに分類し、前記グループの情報を検証情報記憶部に記憶させるステップと、 危険箇所判定手段が、前記検証情報記憶部から前記グループの情報を読み出して、前記グループに含まれる前記マークの数に基づいて前記パターンの危険箇所を判定し、前記危険箇所の判定結果を前記検証情報記憶部に記憶させるステップと、 危険箇所修正手段が、前記検証情報記憶部から前記判定結果を読み出して、前記パターンを修正するステップ とを含むことを特徴とする半導体集積回路の設計方法。
IPC (5件)：
G03F 1/08 ,  G03F 7/20 ,  G06F 17/50 ,  H01L 21/82 ,  H01L 21/027
FI (6件)：
G03F1/08 A ,  G03F7/20 501 ,  G06F17/50 658M ,  G06F17/50 666C ,  H01L21/82 D ,  H01L21/30 502W
Fターム (13件)：
2H095BB02 ,  2H095BB36 ,  2H095BD03 ,  2H095BD04 ,  2H095BD21 ,  2H095BD26 ,  2H095BD28 ,  2H097LA10 ,  5B046AA08 ,  5B046BA06 ,  5B046JA01 ,  5F064DD03 ,  5F064DD08
引用特許：
出願人引用 (1件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM