特許
J-GLOBAL ID:200903020990833172

積層配線構造体及びその製造方法並びに半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人高橋・林アンドパートナーズ
公報種別:公開公報
出願番号(国際出願番号):特願2007-173445
公開番号(公開出願番号):特開2009-016400
出願日: 2007年06月29日
公開日(公表日): 2009年01月22日
要約:
【課題】積層した導電体層を駆動回路などに接続する部分の製造効率を向上し、且つ信頼性を向上させること。【解決手段】本発明の積層配線構造体は、導電体層と絶縁層とが交互に積層された積層部と、最上層の絶縁層から形成され導電体層それぞれに達し、側面が導電体層と絶縁膜を介して形成された複数のコンタクトと、を有している。また、コンタクトのうち少なくとも1つは、導電体層で区切られた複数の部分を有し、上層の導電体層に区切られるコンタクトの内径より、下層の導電体層に接続されるコンタクトの開口部の内径が小さいことを特徴とすることもできる。【選択図】図2
請求項(抜粋):
導電体層と絶縁層とが交互に積層された積層部と、 最上層の前記絶縁層から形成され前記導電体層それぞれに達し、側面が前記導電体層と絶縁膜を介して形成された複数のコンタクトと、 を有することを特徴とする積層配線構造体。
IPC (8件):
H01L 21/768 ,  H01L 23/522 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/105 ,  H01L 27/10
FI (5件):
H01L21/90 B ,  H01L27/10 434 ,  H01L29/78 371 ,  H01L27/10 448 ,  H01L27/10 451
Fターム (50件):
5F033HH00 ,  5F033JJ04 ,  5F033JJ05 ,  5F033JJ19 ,  5F033KK00 ,  5F033LL04 ,  5F033NN13 ,  5F033NN30 ,  5F033NN34 ,  5F033NN40 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ21 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ38 ,  5F033QQ76 ,  5F033RR04 ,  5F033SS11 ,  5F033SS25 ,  5F033SS26 ,  5F033SS27 ,  5F033TT07 ,  5F033TT08 ,  5F033UU05 ,  5F033VV16 ,  5F033XX33 ,  5F083EP03 ,  5F083EP18 ,  5F083EP22 ,  5F083EP76 ,  5F083FZ10 ,  5F083GA10 ,  5F083JA33 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA60 ,  5F083MA06 ,  5F083MA16 ,  5F083PR40 ,  5F101BA12 ,  5F101BA45 ,  5F101BB02 ,  5F101BD16 ,  5F101BD30 ,  5F101BD34
引用特許:
出願人引用 (3件)
  • 半導体記憶装置及びその製造方法
    公報種別:公開公報   出願番号:特願2001-264928   出願人:舛岡富士雄, シャープ株式会社
  • 米国特許第5,599,724号公報
  • 米国特許第5,707,885号公報
審査官引用 (4件)
全件表示

前のページに戻る