特許
J-GLOBAL ID：200903021055512828

半導体装置及びその製造方法

発明者：
土屋 泰章

土屋 泰章 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-235164
公開番号（公開出願番号）：特開平10-079388
出願日： 1996年09月05日
公開日（公表日）： 1998年03月24日
要約：
【要約】【課題】 半導体装置において配線材料に銅を用いた場合の有効なバリア膜を得ること、及び配線材料やバリア膜を形成する部位の構造を問わない形成方法を提供する。また、低融点の層間絶縁膜を用いた場合の半導体装置及びその製造方法を提供する。【解決手段】銅原子の拡散を防止するバリア膜としてCrN単相膜が有効である。CrN単相膜はCrをターゲットとして窒素/アルゴンガス混合雰囲気中で特定の条件下でスパッタリングし、半導体基板上に直接堆積する。CrN単相が得られる条件は予めパラメータを管理して求めておき、その求めた条件を適用しスパッタリングにより半導体装置を製造する。直接CrN単相膜をスパッタリングにより成膜するため、様々な形態・構造にも対応できる。また、成膜時の温度が室温程度であるため、融点の低い有機層間絶縁膜などにも対応できる。
請求項（抜粋）：
絶縁膜により絶縁され少なくとも一部がバリア膜により被覆された配線材料が銅であり、バリア膜が単相CrNの不定比組成範囲内の組成を有するCrN膜からなることを特徴とする半導体装置。
IPC (2件)：
H01L 21/3205 ,  H01L 21/285 301
FI (2件)：
H01L 21/88 R ,  H01L 21/285 301 Z
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM