特許
J-GLOBAL ID：200903021260534044

半導体装置

発明者：
小島 昌樹

小島 昌樹 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2007-167626
公開番号（公開出願番号）：特開2009-010477
出願日： 2007年06月26日
公開日（公表日）： 2009年01月15日
要約：
【課題】接地線の断線による出力用MOSトランジスタの損傷を防止する。【解決手段】スイッチ用のNMOSトランジスタNM2は、負荷12に出力電流を供給する出力用のNMOSトランジスタNM1のゲートおよびソース間にそれぞれドレインおよびソースを接続すると共に、接地端子GNDに接続される内部接地配線GWにゲートを接続する。抵抗素子R1は、NMOSトランジスタNM2のゲート・ソース間を接続する。電源端子Vccと内部接地配線GWとの間に存在する寄生容量によって電源投入時に抵抗素子R1の両端に所定値以上の電圧が発生した場合にはNMOSトランジスタNM2がオンとなる。したがって、NMOSトランジスタNM1は、オフとなる。【選択図】図1
請求項（抜粋）：
負荷に出力電流を供給する出力用MOSトランジスタのゲートおよびソース間にそれぞれドレインおよびソースを接続すると共に、接地端子に接続される内部接地配線にゲートを接続するスイッチ用MOSトランジスタと、 前記スイッチ用MOSトランジスタのゲート・ソース間を接続する電位差発生回路と、 を備えることを特徴とする半導体装置。
IPC (6件)：
H03K 17/08 ,  H03K 17/687 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 21/823 ,  H01L 27/088
FI (4件)：
H03K17/08 C ,  H03K17/687 A ,  H01L27/04 H ,  H01L27/08 102F
Fターム (37件)：
5F038BE07 ,  5F038BE09 ,  5F038BH02 ,  5F038BH04 ,  5F038BH07 ,  5F038BH16 ,  5F038BH20 ,  5F038CD02 ,  5F038DF17 ,  5F038DF20 ,  5F038EZ20 ,  5F048AB10 ,  5F048AC01 ,  5F048AC10 ,  5F048CC01 ,  5F048CC06 ,  5F048CC15 ,  5F048CC18 ,  5F048CC19 ,  5J055AX32 ,  5J055AX53 ,  5J055AX64 ,  5J055BX16 ,  5J055CX28 ,  5J055DX22 ,  5J055DX53 ,  5J055EY01 ,  5J055EY12 ,  5J055EY21 ,  5J055EZ03 ,  5J055EZ54 ,  5J055FX04 ,  5J055FX12 ,  5J055FX17 ,  5J055FX35 ,  5J055GX01 ,  5J055GX02
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM