特許
J-GLOBAL ID：200903021338443270
半導体装置、MPU装置及び半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平9-284815
公開番号（公開出願番号）：特開平11-121638
出願日： 1997年10月17日
公開日（公表日）： 1999年04月30日
要約：
【要約】【課題】 フローティングゲート-コントロールゲート間のカップリング比を増加させる。【解決手段】 フローティングゲートとなる導体膜を堆積させ、前記導体膜の上に堆積させた絶縁膜を解像限界内の間隔で配置し、前記絶縁膜の側面にサイドウォールを形成して、前記絶縁膜及びサイドウォールをマスクとしたパターニングによって前記導体膜からフローティングゲートを形成することによって、フローティングゲートをホトリソグラフィの解像限界未満の間隔で配置する。【効果】 上述した手段によれば、不揮発性記憶素子のメモリセルサイズを変更せずに、フローティングゲートの面積を拡大することができるので、フローティングゲート-コントロールゲート間のカップリング容量を増加させ、低電圧動作を可能とすることができる。
請求項（抜粋）：
フローティングゲートを設けた二層ゲート構造の不揮発性記憶素子が隣接して複数設けられている半導体装置において、一のフローティングゲートと隣接する他のフローティングゲートとがホトリソグラフィの解像限界未満の間隔で配置されていることを特徴とする半導体装置。
IPC (5件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
, H01L 27/10 461
H01L 29/78 371
, H01L 27/10 461
, H01L 27/10 434
