特許

J-GLOBAL ID：200903021994258462

半導体装置

発明者： 岡田 晃
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2000-146851
公開番号（公開出願番号）：特開2001-332681
出願日： 2000年05月18日
公開日（公表日）： 2001年11月30日
要約：

【要約】【課題】 本発明は、複数の半導チップをパッケージ中に積層して配置したマルチチップパッケージ(MCP)型の半導体装置に関し、同じサイズの半導体チップを積層することを可能としながら、実装面積を減少した半導体装置を提供することを課題とする。【解決手段】 第1の半導体チップ22を基板26の片面26aにフリップチップ実装する。基板26の反対面26bに第2の半導体チップ24をフリップチップ実装する。基板26は第2の半導体チップ24の側面より外側まで延出した延在部26cを有する。延在部26cを180度湾曲して第2の半導体チップ24の背面24bに固定し、ハンダボール36を形成する。

請求項（抜粋）：

第1の半導体素子と、該第1の半導体素子が実装された基板と、前記第1の半導体素子の反対側にフリップチップ実装された第2の半導体素子とを有する半導体装置であって、前記基板は前記第2の半導体装置の側面より外側まで延出した延在部を有しており、該延在部を使用して外部接続用端子を設けたことを特徴とする半導体装置。

IPC (4件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/60 311

FI (2件)：

H01L 21/60 311 S ,  H01L 25/08 Z

Fターム (11件)：

5F044EE20 ,  5F044EE21 ,  5F044JJ08 ,  5F044KK03 ,  5F044KK07 ,  5F044KK10 ,  5F044KK16 ,  5F044LL09 ,  5F044RR03 ,  5F044RR08 ,  5F044RR18

引用特許：

審査官引用 (5件)

• 実装装置
  公報種別：公開公報   出願番号：特願平8-004331   出願人：富士通株式会社
• 半導体パッケージ
  公報種別：公開公報   出願番号：特願平9-069104   出願人：現代電子産業株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平10-274492   出願人：日本電気株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平11-191252   出願人：ソニー株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平10-307728   出願人：ソニー株式会社