特許
J-GLOBAL ID:200903022122421588

マイクロプロセッサ

発明者:
出願人/特許権者:
代理人 (1件): 三好 秀和 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-241089
公開番号(公開出願番号):特開2003-051819
出願日: 2001年08月08日
公開日(公表日): 2003年02月21日
要約:
【要約】【課題】 耐タンパ性,パフォーマンスを維持しつつ、マルチプロセス、マルチユーザ環境等に容易に対応できるマイクロプロセッサを提供する。【解決手段】 電源投入時,リセット時に乱数発生部104は、マイクロプロセッサ100外部からは推測されない乱数を発生し、発生した乱数に応じてプロセッサ一時鍵Kcを生成する。このプロセッサ一時鍵Kcは、乱数保持部105に保持される。例外検出部108が割り込み,プロセスの切り替え等の例外状態を検出すると、演算処理部103は、暗号化処理部109に、レジスタ群102内の各レジスタの値等のコンテキストの退避を指示する。これに応じて、暗号化処理部109は、プロセッサ一時鍵Kcによってコンテキストを暗号化する。暗号化されたコンテキストは、外部メモリ1に格納される。
請求項(抜粋):
マイクロプロセッサの初期化毎に,個々のマイクロプロセッサの個体毎に異なり,マイクロプロセッサ内部のパラメータに応じて生成した乱数に応じて秘密鍵方式の暗号鍵を生成する一時鍵生成手段と、当該マイクロプロセッサの動作状態を示す情報を,前記一時鍵生成手段が生成した暗号鍵で暗号化して外部の記憶手段に格納する動作情報退避手段と、前記外部の記憶手段に暗号化されて格納されている動作状態を示す情報を,前記一時鍵生成手段が生成した暗号鍵で復号化する動作情報復帰手段とを備えることを特徴とするマイクロプロセッサ。
IPC (3件):
H04L 9/10 ,  G06F 12/14 320 ,  H04L 9/08
FI (5件):
G06F 12/14 320 B ,  H04L 9/00 621 A ,  H04L 9/00 601 A ,  H04L 9/00 601 E ,  H04L 9/00 601 D
Fターム (12件):
5B017AA03 ,  5B017BA07 ,  5B017CA11 ,  5J104AA16 ,  5J104EA06 ,  5J104EA19 ,  5J104EA26 ,  5J104FA10 ,  5J104NA02 ,  5J104NA03 ,  5J104NA22 ,  5J104NA42
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る