特許

J-GLOBAL ID：200903022252281702

半導体装置およびその製造方法

発明者： 田原 傑
出願人/特許権者： ローム株式会社
代理人 (2件)： 稲岡 耕作 ,  川崎 実夫
公報種別：公開公報
出願番号（国際出願番号）：特願2004-093497
公開番号（公開出願番号）：特開2005-285842
出願日： 2004年03月26日
公開日（公表日）： 2005年10月13日
要約：

【課題】容量素子の上部電極および下部電極の間のリーク電流を抑制する。下部電極と同一レイヤに良好な微細配線を形成する。 【解決手段】半導体基板30上の層間絶縁膜20上に容量素子25が形成されている。容量素子25は、下部電極21と、この下部電極21の表面に、当該下部電極21と同一パターンに形成された容量膜22と、この容量膜22上に、周囲から当該容量膜22がはみ出すように形成された上部電極23とを備えている。下部電極21と同一レイヤには、幅0.5μm以下の微細配線31,32が形成されている。微細配線31,32は、下部電極21の形成時に、容量膜22の形成のための誘電体膜26をマスクとして用いて形成される。【選択図】 図1

請求項（抜粋）：

半導体基板上に形成された下部電極と、 この下部電極の表面に、当該下部電極と略同一パターンに形成された容量膜と、 この容量膜上に、周囲から当該容量膜がはみ出すように定められた領域に形成された上部電極と、 前記下部電極と同一レイヤに形成された幅0.5μm以下の微細配線とを含むことを特徴とする半導体装置。

IPC (3件)：

H01L21/822 ,  H01L21/3213 ,  H01L27/04

FI (2件)：

H01L27/04 C ,  H01L21/88 C

Fターム (24件)：

5F033HH09 ,  5F033HH18 ,  5F033HH33 ,  5F033MM05 ,  5F033MM08 ,  5F033PP15 ,  5F033QQ03 ,  5F033QQ04 ,  5F033QQ08 ,  5F033QQ13 ,  5F033QQ28 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033SS11 ,  5F033VV10 ,  5F033XX03 ,  5F038AC05 ,  5F038AC15 ,  5F038AC17 ,  5F038AC18 ,  5F038AV06 ,  5F038EZ15 ,  5F038EZ20

引用特許：

出願人引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平11-197279   出願人：三菱電機株式会社
• アクティブマトリクス基板およびこれを用いた電気光学装置と電子機器
  公報種別：公開公報   出願番号：特願2000-288458   出願人：セイコーエプソン株式会社

審査官引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2001-362966   出願人：ソニー株式会社
• コンデンサ部を備えた半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2000-372407   出願人：沖電気工業株式会社