特許
J-GLOBAL ID：200903022370478324

半導体装置

発明者：
森脇 嘉一

森脇 嘉一 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (3件)： 池田 憲保 ,  福田 修一 ,  佐々木 敬
公報種別：公開公報
出願番号（国際出願番号）：特願2007-026570
公開番号（公開出願番号）：特開2008-192883
出願日： 2007年02月06日
公開日（公表日）： 2008年08月21日
要約：
【課題】 半導体装置においては、冗長回路や、基準電圧発生回路の調整のためにトランジスタのゲート絶縁膜を容量絶縁膜としたアンチヒューズが使用されている。しかしトランジスタのゲート絶縁膜が薄膜化されることで、ゲート絶縁膜を破壊した時にソフトブレークダウンとなり、良好なオーミック特性が得られにくいという問題がある。【解決手段】 本発明のアンチヒューズは、容量絶縁膜として、サイドウォール絶縁膜を使用する。素子分離絶縁領域に基板と電気的にフローティングの状態で作られたトランジスタのゲート電極とSAC(セルフ・アライン・コンタクト)プロセスにより作成されたコンタクト電極を両電極として構成する。厚いサイドウォール絶縁膜を容量絶縁膜とすることで書き込み時にはハードブレークダウンとなり良好なオーミック特性が得られる。【選択図】 図2
請求項（抜粋）：
第1の導電体パターンと、その第1の導電体パターンの側面に形成されたサイドウォール絶縁膜と、そのサイドウォール絶縁膜を挟み前記第1の導電体パターンの側面に対向して形成された第2の導電体パターンとから構成されたアンチヒューズを備えたことを特徴とする半導体装置。
IPC (2件)：
H01L 21/82 ,  H01L 27/10
FI (2件)：
H01L21/82 F ,  H01L27/10 431
Fターム (13件)：
5F064CC09 ,  5F064FF28 ,  5F064FF46 ,  5F064GG00 ,  5F083CR14 ,  5F083GA09 ,  5F083GA11 ,  5F083KA17 ,  5F083MA06 ,  5F083MA15 ,  5F083NA01 ,  5F083PR40 ,  5F083ZA10
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM