特許
J-GLOBAL ID：200903022950589743

半導体装置およびその製造方法

発明者：
岩谷 将伸

岩谷 将伸 について


出願人/特許権者：
富士電機ホールディングス株式会社

富士電機ホールディングス株式会社 について


代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2003-412115
公開番号（公開出願番号）：特開2005-175152
出願日： 2003年12月10日
公開日（公表日）： 2005年06月30日
要約：
【課題】コンタクト不良を防止できる半導体装置およびその製造方法を提供すること。【解決手段】LOCOS酸化膜5上の層間絶縁膜であるILD22上に形成されるパッド用電極33の形成領域に、CMP処理でのストッパ膜21を形成することで、回路形成領域34の面積を小さくすることがなく、ストッパ膜21の面積を十分とることができて、ILD22の研磨量のばらつきが抑制される。また、ストッパ膜21があることで、ILD22の厚みを所定の厚みに確保できて、コンタクトのための開口部24、25、26を確実に形成することができてコンタクト不良を防止できる。【選択図】 図1
請求項（抜粋）：
半導体基板上の層間絶縁膜上に形成されたパッド用電極を有する半導体装置において、 前記パッド用電極の真下の前記層間膜に研磨停止層を有することを特徴とする半導体装置。
IPC (4件)：
H01L21/3205 ,  H01L21/304 ,  H01L21/822 ,  H01L27/04
FI (5件)：
H01L21/88 K ,  H01L21/304 622X ,  H01L21/88 T ,  H01L27/04 C ,  H01L27/04 A
Fターム (25件)：
5F033HH04 ,  5F033HH08 ,  5F033JJ08 ,  5F033KK01 ,  5F033QQ09 ,  5F033QQ35 ,  5F033QQ39 ,  5F033QQ48 ,  5F033QQ49 ,  5F033RR04 ,  5F033RR06 ,  5F033SS11 ,  5F033TT02 ,  5F033VV06 ,  5F033VV07 ,  5F033VV10 ,  5F033XX01 ,  5F038AC05 ,  5F038AC15 ,  5F038CA05 ,  5F038CA10 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ16 ,  5F038EZ20
引用特許：
出願人引用 (2件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM