特許
J-GLOBAL ID：200903055937274631

半導体装置及びその製造方法

発明者：
杉山 典三

杉山 典三 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-106765
公開番号（公開出願番号）：特開2002-305197
出願日： 2001年04月05日
公開日（公表日）： 2002年10月18日
要約：
【要約】【課題】 CMP法におけるエロージョンを抑制し、複数の配線あるいはプラグが密集して形成されている絶縁膜の平坦化を図る。【解決手段】 基板1上に形成された第1の絶縁膜2に凹部3を形成する。その後、凹部3内に第1の絶縁膜2よりもCMP法における研磨速度の遅い第2の絶縁膜4を形成する。そして、第1の絶縁膜2及び第2の絶縁膜4を所定の深さまでエッチングして溝5a、5b、5c、5dを形成した後、全面にバリア膜6及び金属膜7を形成する。その後、CMP法によって金属膜7及びバリア膜6を研磨し、溝5a、5b、5c、5d内にそれぞれバリア膜6a、6b、6c、6dと金属膜7a、7b、7c、7dからなる配線8a、8b、8c、8dを形成する。その後、CMP法により第1の絶縁膜2及び第2の絶縁膜4の一部を研磨して表面の平坦化を行う。
請求項（抜粋）：
基板上に形成された第1の絶縁膜と、前記第1の絶縁膜を所定の深さまで除去して形成された凹部と、前記凹部内に埋め込まれた第2の絶縁膜と、少なくとも前記第2の絶縁膜をエッチングして形成された複数の溝または接続孔と、前記複数の溝または接続孔に埋め込まれた少なくとも金属膜からなる複数の配線またはプラグとを備え、前記第2の絶縁膜は、前記第1の絶縁膜に比べてCMP法による研磨速度が遅く、CMP法によって前記第1の絶縁膜の表面と前記複数の配線またはプラグが形成された前記第2の絶縁膜の表面とが平坦化されていることを特徴とする半導体装置。
IPC (2件)：
H01L 21/3205 ,  H01L 21/304 622
FI (2件)：
H01L 21/304 622 X ,  H01L 21/88 K
Fターム (18件)：
5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH12 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033MM12 ,  5F033MM13 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ48 ,  5F033QQ49 ,  5F033RR04 ,  5F033RR06 ,  5F033XX01
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM