特許
J-GLOBAL ID:200903023001807507

静電放電保護素子及びその製造方法

発明者:
出願人/特許権者:
代理人 (2件): 山川 政樹 ,  山川 茂樹
公報種別:公開公報
出願番号(国際出願番号):特願2006-216590
公開番号(公開出願番号):特開2007-049158
出願日: 2006年08月09日
公開日(公表日): 2007年02月22日
要約:
【課題】リーク電流が少なく、かつ低い降伏電圧を有する素子を使用して、内部素子を保護することができる静電放電保護素子及びその製造方法を提供する。【解決手段】本発明による静電放電保護素子は第1導電型半導体基板のフィールド領域に形成される第1素子分離膜、第2素子分離膜;前記第1素子分離膜によって隔離されて前記第1導電型半導体基板にそれぞれ形成される第1高濃度第2導電型不純物領域、第2高濃度第2導電型不純物領域;前記第2素子分離膜によって隔離されて前記第2高濃度第2導電型不純物領域一側の前記第1導電型半導体基板に形成される高濃度第1導電型不純物領域;及び降伏電圧を低くするために前記第1高濃度第2導電型不純物領域下側の前記半導体基板に形成される低濃度第1導電型不純物領域;を含むことを特徴とする。【選択図】図1
請求項(抜粋):
第1導電型半導体基板のフィールド領域に形成される第1素子分離膜および第2素子分離膜と、 前記第1素子分離膜によって隔離されて前記第1導電型半導体基板にそれぞれ形成される第1高濃度第2導電型不純物領域および第2高濃度第2導電型不純物領域と、 前記第2素子分離膜によって隔離されて前記第1導電型半導体基板の前記第2高濃度第2導電型不純物領域一方の側に形成される高濃度第1導電型不純物領域と、 降伏電圧を低くするために前記半導体基板の前記第1高濃度第2導電型不純物領域の下側に形成される低濃度第1導電型不純物領域と を含むことを特徴とする静電放電保護素子。
IPC (3件):
H01L 21/822 ,  H01L 27/04 ,  H01L 27/06
FI (2件):
H01L27/04 H ,  H01L27/06 311C
Fターム (18件):
5F038BH06 ,  5F038BH07 ,  5F038BH13 ,  5F038DF01 ,  5F038EZ13 ,  5F038EZ15 ,  5F038EZ20 ,  5F048AA02 ,  5F048BA01 ,  5F048BF06 ,  5F048BF07 ,  5F048BF11 ,  5F048BG13 ,  5F048CC10 ,  5F048CC13 ,  5F048CC15 ,  5F048CC16 ,  5F048CC18
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る