特許
J-GLOBAL ID：200903023028789187
不揮発性記憶ゲートおよびその動作方法、および不揮発性記憶ゲート組込み型論理回路およびその動作方法
発明者：
,
,
出願人/特許権者：
代理人 (4件)：
三好 秀和
, 寺山 啓進
, 三好 広之
, 伊藤 市太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2008-048186
公開番号（公開出願番号）：特開2009-206942
出願日： 2008年02月28日
公開日（公表日）： 2009年09月10日
要約：
【課題】電源遮断後もデータを保持可能な不揮発性記憶ゲートを組み込み、待機状態に入ると同時に電源を遮断できる不揮発性記憶ゲートを組込み型論理回路を提供する。【解決手段】論理ゲート16を有する論理演算部14と、不揮発性記憶部18,不揮発性記憶部に隣接して配置され,不揮発性記憶部へのデータ書込みおよび不揮発性記憶部からのデータ読出しのための制御信号を受信するデータインタフェース制御部22,データインタフェース制御部に隣接して配置され,データ入力信号Dおよびクロック信号CLKを受信し,データ出力信号Qを出力する揮発性記憶部24を有する不揮発性記憶ゲート12とを備える。【選択図】図2
請求項（抜粋）：
不揮発性記憶部と、
前記不揮発性記憶部に隣接して配置され、前記不揮発性記憶部へのデータ書込みおよび前記不揮発性記憶部からのデータ読出しのための不揮発性記憶制御信号を受信するデータインタフェース制御部と、
前記不揮発性記憶部に隣接して配置され、データ入力信号およびクロック信号を受信し、データ出力信号を出力する揮発性記憶部と
を備えることを特徴とする不揮発性記憶ゲート。
IPC (3件)：
H03K 19/096
, H03K 19/00
, G11C 11/22
H03K19/096 A
, H03K19/00 A
, G11C11/22 501Z
5J056AA03
, 5J056BB49
, 5J056BB59
, 5J056CC00
, 5J056CC03
, 5J056CC14
, 5J056CC17
, 5J056CC18
, 5J056DD13
, 5J056FF01
, 5J056HH00
, 5J056KK01
出願人引用 (2件)
-
特許第3910902号公報
-
特許第3737472号公報
審査官引用 (5件)
全件表示
前のページに戻る
