特許
J-GLOBAL ID:200903034100868412
不揮発性データ記憶回路を有する集積回路装置
発明者:
,
出願人/特許権者:
代理人 (2件):
土井 健二
, 林 恒徳
公報種別:公開公報
出願番号(国際出願番号):特願2002-247346
公開番号(公開出願番号):特開2004-088469
出願日: 2002年08月27日
公開日(公表日): 2004年03月18日
要約:
【課題】MTCMOSの集積回路装置において、電源配線を簡単化し、集積度を高くする。また、スリープモードから復帰するときのラッチ回路の動作を安定させる。【解決手段】通常電源配線Vddとバーチャル電源配線VVddとの間に設けられ、高い閾値電圧トランジスタで構成され、スリープモード時に非導通になるスリープスイッチSSWを有する集積回路装置において、更に、バーチャル電源配線VVddに接続され、低い閾値電圧トランジスタで構成されるラッチ回路14と、ラッチ回路が保持するデータを記憶する強誘電体キャパシタとを有する。そして、制御信号発生回路5が、スリープモードからアクティブモードに復帰するときに、強誘電体キャパシタの端子を駆動して分極方向に応じてラッチ回路に電圧を生成するプレート信号PLと、その駆動された後にスリープスイッチSSWを導通させてラッチ回路14を活性化させるスリープ信号SLPとを生成する。つまり、スリープスイッチSSWが、スリープ制御とラッチ回路の活性化制御とを行う。【選択図】図9
請求項(抜粋):
集積回路装置において、
第1の電源配線と第2の電源配線との間に設けられ、第1の閾値電圧のトランジスタで構成されスリープモード時に非導通になるスリープスイッチと、
前記第2の電源配線に接続され、前記第1の閾値電圧より低い第2の閾値電圧のトランジスタで構成されるラッチ回路と、
前記ラッチ回路が保持するデータを強誘電体膜の分極方向に応じて記憶する強誘電体キャパシタと、
前記スリープモードからアクティブモードに復帰するときに、前記強誘電体キャパシタの端子を駆動して分極方向に応じて前記ラッチ回路に電圧を生成するプレート信号と、その駆動された後に前記スリープスイッチを導通させて前記ラッチ回路を活性化させるスリープ信号とを生成する制御信号発生回路とを有することを特徴とする集積回路装置。
IPC (6件):
H03K19/00
, H01L21/82
, H01L21/822
, H01L27/04
, H03K19/173
, H03K19/185
FI (7件):
H03K19/00 A
, H03K19/173
, H03K19/185
, H01L27/04 F
, H01L27/04 U
, H01L21/82 D
, H01L21/82 L
Fターム (34件):
5F038CD02
, 5F038CD16
, 5F038DF01
, 5F038DF05
, 5F038DF08
, 5F038DF17
, 5F038EZ20
, 5F064BB02
, 5F064BB07
, 5F064BB12
, 5F064BB19
, 5F064CC09
, 5F064CC23
, 5F064EE52
, 5F064FF08
, 5F064FF36
, 5J042BA19
, 5J042CA00
, 5J042CA07
, 5J042CA14
, 5J042CA27
, 5J042DA04
, 5J042DA06
, 5J056AA03
, 5J056BB00
, 5J056CC00
, 5J056CC14
, 5J056DD00
, 5J056DD12
, 5J056EE06
, 5J056FF07
, 5J056GG14
, 5J056KK00
, 5J056KK01
引用特許:
出願人引用 (12件)
全件表示
審査官引用 (12件)
全件表示
前のページに戻る