特許
J-GLOBAL ID：200903047308983180
信号保持回路、半導体装置、ゲートアレイおよびICカード
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 栄男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-315278
公開番号（公開出願番号）：特開2000-323671
出願日： 1999年11月05日
公開日（公表日）： 2000年11月24日
要約：
【要約】【課題】 電源が遮断されても演算結果等を保持することができ、また、消費電力のより小さい信号保持回路等を提供する。【解決手段】 論理処理回路56は、組合せ論理ブロックCBとラッチブロックLTとを備えている。ラッチブロックLTは、組合せ論理ブロックCBからの演算結果OUTを伝送するライン104を備えている。ライン104の一部は、ライン106およびライン108を備えた環状信号路(フィードバックループ)となっている。ライン108には強誘電体トランジスタにより構成されたインバータ回路INV2が挿入されている。したがって、ライン104に現れる演算結果OUTを不揮発的に保持することができ、電源復旧にともない、電源遮断直前のデータをライン104に復帰させることができる。また、省電力化のために、ラッチブロックLTに与える電力を継断する電源制御部55を設けている。
請求項（抜粋）：
信号を所定期間保持する信号保持回路であって、信号を伝送する信号路と、当該信号路に結合され、動作時に信号路に現れた信号に対応した分極状態を動作停止後も保持するとともに、保持した分極状態に基づいて動作復帰時に信号路に信号を復元する強誘電体記憶部と、を備えたこと、を特徴とする信号保持回路。
IPC (8件)：
H01L 27/10 461
, H01L 27/10 451
, G11C 11/22
, H01L 21/8247
, H01L 29/788
, H01L 29/792
, H03K 17/24
, H03K 19/003
H01L 27/10 461
, H01L 27/10 451
, G11C 11/22
, H03K 17/24
, H03K 19/003 B
, H01L 29/78 371
出願人引用 (7件)
全件表示
審査官引用 (2件)
前のページに戻る
