特許
J-GLOBAL ID:200903023292480402

基板処理方法及びその装置

発明者:
出願人/特許権者:
代理人 (4件): 渡邉 勇 ,  堀田 信太郎 ,  小杉 良二 ,  森 友宏
公報種別:公開公報
出願番号(国際出願番号):特願2003-148326
公開番号(公開出願番号):特開2004-356117
出願日: 2003年05月26日
公開日(公表日): 2004年12月16日
要約:
【課題】たとえ層間絶縁膜として機械的強度が脆弱な材料を用いた場合であっても、微細配線の多層配線構造を有する半導体装置等をより高い歩留りで製造できるようにする。【解決手段】表面に配線用の微細凹部3,4を形成した基板Wを用意し、基板Wの表面にめっきにより金属膜6を成膜して該金属膜6を微細凹部3,4内に埋込み、基板の非有効領域に形成された金属膜6、及び基板の有効領域に形成された余剰の金属膜6を除去し、この金属膜除去後の基板Wの表面を化学機械的研磨により平坦化する。【選択図】 図8
請求項(抜粋):
表面に配線用の微細凹部を形成した基板を用意し、 基板の表面にめっきにより金属膜を成膜して該金属膜を前記微細凹部内に埋込み、 基板の非有効領域に形成された金属膜、及び基板の有効領域に形成された余剰の金属膜を除去し、 この金属膜除去後の基板表面を化学機械的研磨により平坦化することを特徴とする基板処理方法。
IPC (2件):
H01L21/3205 ,  H01L21/306
FI (3件):
H01L21/88 K ,  H01L21/88 M ,  H01L21/306 F
Fターム (45件):
5F033HH11 ,  5F033HH12 ,  5F033HH14 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ14 ,  5F033JJ32 ,  5F033KK01 ,  5F033LL06 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ19 ,  5F033QQ32 ,  5F033QQ37 ,  5F033QQ47 ,  5F033QQ48 ,  5F033QQ53 ,  5F033QQ73 ,  5F033QQ91 ,  5F033RR01 ,  5F033RR04 ,  5F033RR11 ,  5F033RR21 ,  5F033RR29 ,  5F033XX00 ,  5F033XX01 ,  5F033XX03 ,  5F033XX19 ,  5F033XX24 ,  5F043AA26 ,  5F043BB18 ,  5F043DD14 ,  5F043DD16 ,  5F043FF01 ,  5F043FF07 ,  5F043GG03
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る