特許
J-GLOBAL ID：200903023518094934

不揮発性半導体記憶装置

発明者：
渡辺 一央

渡辺 一央 について

, 
上久保 雅規

上久保 雅規 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平11-118853
公開番号（公開出願番号）：特開2000-311493
出願日： 1999年04月26日
公開日（公表日）： 2000年11月07日
要約：
【要約】【課題】 不揮発性半導体記憶装置における読み出し回路の、読み出し電圧確定を迅速にし、読み出し速度を高速化する。【解決手段】 開示される不揮発性半導体記憶装置は、アドレス選択に応じて、ビット線デコーダを介してビット線に接続され、ワード線を介して選択されるメモリセルに対し、メモリセルのアドレス選択時発生するセンスアンプ活性化信号に応じて、負荷回路2から電流を流して、ビット線に所定のバイアス電圧を供給し、メモリセルのオン又はオフの状態に応じて電流を流して、負荷回路との接続点に読み出し電圧を発生する帰還型バイアス回路1と、センスアンプ活性化信号の初期に発生するビット線プリチャージ信号に応じて、ビット線に電流を流すプリチャージ回路3Aとを備え、このプリチャージ回路3Aがビット線プリチャージ信号の終期において、ビット線に流す電流を遮断する構成となっている。
請求項（抜粋）：
アドレス選択に応じて、ビット線選択手段を介してビット線に接続され、ワード線を介して選択されるメモリセルに対して、前記メモリセルのアドレス選択時発生する第1のタイミング信号に応じて、負荷回路から電流を流すことによって、前記ビット線に所定のバイアス電圧を供給し、前記メモリセルのオン又はオフの状態に応じて電流を流すことによって、前記負荷回路との接続点に読み出し電圧を発生するバイアス電圧供給手段と、前記第1のタイミング信号の初期に発生する第2のタイミング信号に応じて、前記ビット線に電流を流すプリチャージ手段とを備えた不揮発性半導体記憶装置において、前記プリチャージ手段が、前記第2のタイミング信号の終期において、ビット線に流す電流を遮断するように構成されていることを特徴とする不揮発性半導体記憶装置。
IPC (5件)：
G11C 16/06 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3件)：
G11C 17/00 634 B ,  H01L 27/10 434 ,  H01L 29/78 371
Fターム (21件)：
5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD02 ,  5B025AD06 ,  5B025AD09 ,  5B025AD11 ,  5B025AD12 ,  5B025AD15 ,  5B025AE05 ,  5F001AA01 ,  5F001AB02 ,  5F001AE03 ,  5F001AF10 ,  5F083EP02 ,  5F083EP22 ,  5F083GA01 ,  5F083LA03 ,  5F083LA09 ,  5F083LA10 ,  5F083LA12
引用特許：
出願人引用 (9件)
  • 半導体記憶回路
    公報種別：公開公報   出願番号：特願平5-279468   出願人：株式会社日立製作所, 株式会社日立マイコンシステム
  • 不揮発性メモリ回路
    公報種別：公開公報   出願番号：特願平3-219932   出願人：株式会社東芝
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平8-257496   出願人：日本電気株式会社
全件表示

前のページに戻る

TOP

BOTTOM