特許
J-GLOBAL ID：200903023522838816
半導体パッケージ及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (5件)：
坂口 博
, 市位 嘉宏
, 上野 剛史
, 太佐 種一
, 上羽 秀敏
公報種別：公開公報
出願番号（国際出願番号）：特願2005-378948
公開番号（公開出願番号）：特開2007-180384
出願日： 2005年12月28日
公開日（公表日）： 2007年07月12日
要約：
【課題】高周波信号特性に優れ、内部配線パターンの面積を大きく取ることが可能な半導体パッケージを提供する。【解決手段】この半導体パッケージは、多層プリント配線板12と、その表面上に実装されたICチップと、多層プリント配線板12の裏面上に実装された複数のバンプ端子16とを備える。バンプ端子16は、平面40を有する絶縁コア42と、平面40以外の表面上に形成された導電膜44とを含む。導電膜44の端面は絶縁コア42の周囲に環状に現れ、多層プリント配線板12の裏面に形成されている環状の接続パッド52にはんだ付けされる。バンプ端子16の真上にはビア36が形成され、内部配線パターン28,30にはビア36が通るクリアランスホール34が形成される。クリアランスホール34の径はバンプ端子16の径よりも小さくされる。【選択図】図2
請求項（抜粋）：
プリント配線板と、
前記プリント配線板の表面上に実装された集積回路チップと、
前記プリント配線板の裏面上に実装された複数のバンプ端子とを備え、
前記バンプ端子の各々は、
前記プリント配線板の裏面に対向した平面を有する絶縁コアと、
前記絶縁コアの平面以外の表面上に形成され前記プリント配線板の裏面に接合された導電膜とを含むことを特徴とする半導体パッケージ。
IPC (2件)：
FI (2件)：
H01L23/12 501B
, H01L21/60 311Q
5F044KK07
, 5F044KK12
, 5F044KK18
, 5F044KK19
, 5F044LL01
, 5F044LL04
, 5F044QQ01
出願人引用 (6件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
