特許
J-GLOBAL ID：200903023925695241
不揮発性半導体記憶装置
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
磯村 雅俊
公報種別：公開公報
出願番号（国際出願番号）：特願平9-079784
公開番号（公開出願番号）：特開平10-275484
出願日： 1997年03月31日
公開日（公表日）： 1998年10月13日
要約：
【要約】【課題】 メモリセルの微細化を可能とし、ホットホールによる劣化を抑制した動作方式を備えるAND型フラッシュメモリを実現すること。【解決手段】 データ線D1(D2)とソース線S1(S2)の間に接続されたメモリセルM11,M12(M21,M22)に対して並列に1個または複数個のMOSトランジスタTR1(TR2)を接続する。このMOSトランジスタやダミーメモリセルを介してソース端子の充電および放電が行われるため、同一ワード線上の非選択メモリセルにおいてホットエレクトロン注入が起きず、しきい値電圧が変化してしまうことが無くなる。上記MOSトランジスタの代わりにメモリセルと同一構成のダミーメモリセルを用いてもよい。
請求項（抜粋）：
半導体基板中に形成されたウェル領域中に電気的に浮遊ゲートへの書込み消去が可能な不揮発性半導体メモリセルをマトリクス状に配置したメモリアレイを備え、メモリセルのドレインを拡散層で形成されるサブデータ線に接続した上でドレイン選択MOSトランジスタを介して金属配線で形成されるデータ線に接続し、メモリセルのソースを拡散層で形成されるサブソース線に接続した上でソース選択MOSトランジスタを介して共通ソース線に接続した構造を持つ不揮発性半導体記憶装置において、メモリセルの電気的書込み動作を行う際に浮遊ゲートとウェル間のトンネル現象を用いてチャネル全面を介して浮遊ゲートに電子を注入し、消去動作を行う際に浮遊ゲートとウェル間のトンネル現象を用いてチャネル全面を介して浮遊ゲートから電子を引き抜くことにより電気的書換えを行う動作方式を備え、データ線とソース線の間に接続されたメモリセルに対して、並列に1個または複数個のMOSトランジスタまたはダミーメモリセルが接続されていて、書込み動作を行う際、メモリセルのゲートに正電圧を印加する前に前記MOSトランジスタまたはダミーメモリセルをON状態にしてデータ線とソース線を同電位にすることを特徴とする不揮発性半導体記憶装置。
IPC (5件)：
G11C 16/02
, H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
G11C 17/00 611 F
, G11C 17/00 612 A
, H01L 27/10 434
, H01L 29/78 371
