特許
J-GLOBAL ID：200903024160946484

メモリチップ及びこれを用いたCOCデバイス、並びに、これらの製造方法

発明者：
浦川 幸宏

浦川 幸宏 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-209729
公開番号（公開出願番号）：特開2003-023138
出願日： 2001年07月10日
公開日（公表日）： 2003年01月24日
要約：
【要約】【課題】 仕様を満たしたCOC用メモリチップを低コストで提供する。【解決手段】 ウェハ11内には、複数の基本チップFが配置される。基本チップFは、iメガバイトのメモリ容量を有する。ダイシングにより、ウェハ11から、4つの基本チップFを含むメモリチップを切り出す。メモリチップは、4×iメガバイトのメモリ容量を有する。メモリチップを構成する4つの基本チップFの間には、ダイシングラインが配置される。4つの基本チップFは、それぞれ制御信号により語構成を変えることができる。
請求項（抜粋）：
それぞれが独立してメモリチップとして機能し得る複数の基本チップと、前記複数の基本チップの間に配置されるダイシングラインとを具備し、前記ダイシングラインは、切断されることがないことを特徴とするメモリチップ。
IPC (10件)：
H01L 27/10 461 ,  H01L 21/60 311 ,  H01L 21/66 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 27/04 ,  H01L 27/108
FI (6件)：
H01L 27/10 461 ,  H01L 21/60 311 Q ,  H01L 21/66 Y ,  H01L 25/08 B ,  H01L 27/04 U ,  H01L 27/10 681 F
Fターム (15件)：
4M106AA07 ,  4M106AB15 ,  5F038BE07 ,  5F038CA13 ,  5F038DF05 ,  5F038DF11 ,  5F038EZ07 ,  5F038EZ20 ,  5F044KK05 ,  5F044LL15 ,  5F083AD00 ,  5F083GA10 ,  5F083LA07 ,  5F083PR41 ,  5F083ZA12
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM