半導体装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：野口繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-029375
公開番号（公開出願番号）：特開2004-241613
出願日： 2003年02月06日
公開日（公表日）： 2004年08月26日
要約：

【課題】DMOSトランジスタとCMOSを混載した半導体装置において、DMOSトランジスタが電流を流すことができる能力を有効に引き出すことができる半導体装置を提供する。【解決手段】P型高濃度半導体基板2の一表面上にP型低濃度エピタキシャル成長層4が形成されている。P型低濃度エピタキシャル成長層4にNウエル領域8が形成され、Nウエル領域8内にPchMOSトランジスタとPウエル領域10が形成され、Pウエル領域10内にNchMOSトランジスタが形成されている。P型低濃度エピタキシャル成長層4のCMOS形成領域とは異なる領域に、PchDMOSトランジスタを構成する、N型チャネル拡散層24、ソース用のP型高濃度拡散層26、N型高濃度拡散層28、ゲート酸化膜30及びゲート電極32が形成されている。PchDMOSトランジスタのドレインはP型高濃度半導体基板2及びエピタキシャル成長層4により構成される。【選択図】図1

請求項（抜粋）：

P型の同一半導体基板上に、Pチャネル型DMOSトランジスタと、Pチャネル型MOSトランジスタ及びNチャネル型MOSトランジスタからなるCMOSとを備えた半導体装置において、前記Pチャネル型DMOSトランジスタは、ドレインを前記半導体基板とし、ソースを前記半導体基板の主表面側にもつ縦型DMOSトランジスタであり、前記Pチャネル型MOSトランジスタは、前記半導体基板の主表面側に形成されたN型領域内に形成されており、前記Nチャネル型MOSトランジスタは、前記N型領域によって前記半導体基板とは電気的に分離されたP型領域内に形成されていることを特徴とする半導体装置。

IPC (7件)：

H01L29/78 , H01L21/336 , H01L21/761 , H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092

FI (7件)：

H01L29/78 656D , H01L29/78 652G , H01L29/78 656G , H01L29/78 658E , H01L27/08 102B , H01L27/08 321B , H01L21/76 J

Fターム (34件)：

5F032AB01 , 5F032BA01 , 5F032CA03 , 5F032CA17 , 5F032DA12 , 5F032DA60 , 5F048AA01 , 5F048AA03 , 5F048AA04 , 5F048AB07 , 5F048AB08 , 5F048AC03 , 5F048AC06 , 5F048BA04 , 5F048BA06 , 5F048BA12 , 5F048BA13 , 5F048BB05 , 5F048BB07 , 5F048BC03 , 5F048BC07 , 5F048BC18 , 5F048BD04 , 5F048BD07 , 5F048BE02 , 5F048BE03 , 5F048BE05 , 5F048BE06 , 5F048BE09 , 5F048BF16 , 5F048BF18 , 5F048BG12 , 5F048BH01 , 5F048BH07

引用特許：

出願人引用 (11件)

特開平3-270264
CMOS集積回路
公報種別：公開公報出願番号：特願平5-228298 出願人：ソニー株式会社
特開平4-348562

全件表示

審査官引用 (13件)

垂直DMOSトランジスタ構造体とその製造法
公報種別：公開公報出願番号：特願平3-256441 出願人：テキサスインスツルメンツインコーポレイテツド
特開平3-270264
特開平4-348562

全件表示

前のページに戻る