特許
J-GLOBAL ID:200903024414459708

半導体素子内蔵プリント配線板及びその製造方法

発明者:
出願人/特許権者:
代理人 (7件): 特許業務法人アルガ特許事務所 ,  有賀 三幸 ,  高野 登志雄 ,  中嶋 俊夫 ,  村田 正樹 ,  山本 博人 ,  的場 ひろみ
公報種別:公開公報
出願番号(国際出願番号):特願2006-280930
公開番号(公開出願番号):特開2007-214535
出願日: 2006年10月16日
公開日(公表日): 2007年08月23日
要約:
【課題】封止材の充填不足や充填過多による悪影響を受けることなく、上層の配線基板との密着性に優れた半導体素子内蔵プリント配線板の提供する。【解決手段】内蔵された半導体素子102の少なくとも下面、上面又は側面が絶縁膜106で覆われていると共に、当該半導体素子の側方及び上方に絶縁層108が形成されている半導体素子内蔵プリント配線板100;ベース基板101に半導体素子を搭載し、該半導体素子の少なくとも下面、上面又は側面を絶縁膜で覆う工程と、前記半導体素子の側方に半硬化状態の絶縁シートを配置し積層する工程と、前記半導体素子の上方に半硬化状態の絶縁シートを配置し積層する工程とを有する半導体素子内蔵プリント配線板の製造方法。【選択図】図1
請求項(抜粋):
内蔵された半導体素子の少なくとも下面、上面又は側面が絶縁膜で覆われていると共に、当該半導体素子の側方及び上方に絶縁層が形成されていることを特徴とする半導体素子内蔵プリント配線板。
IPC (3件):
H01L 23/12 ,  H05K 3/46 ,  H01L 25/00
FI (5件):
H01L23/12 N ,  H05K3/46 Q ,  H05K3/46 N ,  H01L25/00 B ,  H05K3/46 B
Fターム (17件):
5E346AA12 ,  5E346AA15 ,  5E346AA32 ,  5E346AA43 ,  5E346BB02 ,  5E346CC02 ,  5E346CC08 ,  5E346CC32 ,  5E346DD02 ,  5E346DD12 ,  5E346DD32 ,  5E346EE31 ,  5E346FF07 ,  5E346FF22 ,  5E346FF45 ,  5E346GG02 ,  5E346HH32
引用特許:
出願人引用 (2件) 審査官引用 (4件)
全件表示

前のページに戻る