半導体装置およびその作製方法

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2000-085444
公開番号（公開出願番号）：特開2000-349299
出願日： 2000年03月24日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】半導体装置の各回路に配置されるTFTの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させることを目的とする。【解決手段】同一基板上に画素部と該画素部の駆動回路とを有する半導体装置において、前記画素部のnチャネル型TFTのLDD領域は、該画素TFTのゲート電極と重ならないように配置され、前記駆動回路の第1のnチャネル型TFTのLDD領域は、該第1のnチャネル型TFTのゲート電極と重なるように配置され、前記駆動回路の第2のnチャネル型TFTのLDD領域は、該第2のnチャネル型TFTのゲート電極と、少なくとも一部が重なるように配置され、前記画素TFTのチャネル形成領域と、前記画素TFTのLDD領域との間には、オフセット領域が形成されていることを特徴としている。

請求項（抜粋）：

同一基板上に画素部と該画素部の駆動回路とを有する半導体装置において、前記画素部のnチャネル型TFTのLDD領域は、該画素部のnチャネル型TFTのゲート電極と重ならないように配置され、前記駆動回路の第1のnチャネル型TFTのLDD領域は、該第1のnチャネル型TFTのゲート電極と重なるように配置され、前記駆動回路の第2のnチャネル型TFTのLDD領域は、該第2のnチャネル型TFTのゲート電極と、少なくとも一部が重なるように配置され、前記画素部のnチャネル型TFTのチャネル形成領域と、前記画素部のnチャネル型TFTのLDD領域との間には、オフセット領域が形成されていることを特徴とする半導体装置。

IPC (3件)：

H01L 29/786 , G02F 1/1368 , H01L 21/336

FI (5件)：

H01L 29/78 612 B , G02F 1/136 500 , H01L 29/78 613 A , H01L 29/78 616 A , H01L 29/78 617 A

引用特許：

審査官引用 (7件)

半導体メモリ素子の製造方法
公報種別：公開公報出願番号：特願平8-062545 出願人：シャープ株式会社
特開昭61-214538
特開昭64-066980

全件表示

前のページに戻る