特許
J-GLOBAL ID：200903024716927620
統合ディレクトリとプロセッサキャッシュを備えたコンピュータシステム
発明者：
出願人/特許権者：
代理人 (3件)：
鈴木 正剛
, 佐野 良太
, 村松 義人
公報種別：公表公報
出願番号（国際出願番号）：特願2004-540279
公開番号（公開出願番号）：特表2006-501546
出願日： 2003年09月18日
公開日（公表日）： 2006年01月12日
要約：
統合ディレクトリ及びプロセッサキャッシュを備えたコンピュータシステムである。ディレクトリエントリは特定のコヒーレントトランザクションのために、プローブコマンドと応答トラフィックをフィルタリングするために維持される。専用のディレクトリストレージにディレクトリエントリを記録しないで、ディレクトリエントリはプロセッサコア(50)と関連する、L2キャッシュなどの、キャッシュメモリサブシステム(52)の指定の位置に記録される。特定の一実施品では、ディレクトリエントリはキャッシュメモリサブシステム内に記録され、Modified、Exclusive、あるいはOwnedの状態でキャッシュされるライン(あるいはブロック)を指示する。特定のラインに対するディレクトリエントリの不在は、ラインが共有あるいは無効の状態のどちらかでキャッシュされたことを示す。
請求項（抜粋）：
コンピュータシステムであって、
プロセッサコア(50)、および
前記プロセッサコアによりアクセス可能なデータを記録するキャッシュメモリサブシステム(52)を有し、前記キャッシュメモリサブシステムは、複数のエントリを有し、前記キャッシュメモリサブシステムの少なくともいくつかのエントリが、前記キャッシュメモリサブシステムの動作モードに応じて、グローバルコヒーレンスアクティビティを制御するために、プロセッサデータあるいはディレクトリ情報のどちらかを選択的に記録するように構成されている、コンピュータシステム。
IPC (1件)：
FI (8件)：
G06F12/08 523C
, G06F12/08 507H
, G06F12/08 507Z
, G06F12/08 511E
, G06F12/08 523B
, G06F12/08 531B
, G06F12/08 551C
, G06F12/08 579
5B005JJ12
, 5B005JJ23
, 5B005KK14
, 5B005MM01
, 5B005NN45
, 5B005NN53
, 5B005PP21
, 5B005TT02
, 5B005UU42
