特許
J-GLOBAL ID：200903082716370285

キャッシュ整合メモリ・システムの整合サイクルの回数を低減する方法

発明者：
ジーン エフ.ヤング

ジーン エフ.ヤング について

, 
ロイ エム.スティーブンス

ロイ エム.スティーブンス について

, 
ラリー シー.ジェイムズ

ラリー シー.ジェイムズ について


出願人/特許権者：
エヌシーアール インターナショナル インコーポレイテッド

エヌシーアール インターナショナル インコーポレイテッド について


代理人 (1件)： 西山 善章
公報種別：公開公報
出願番号（国際出願番号）：特願平9-326049
公開番号（公開出願番号）：特開平10-260898
出願日： 1997年11月27日
公開日（公表日）： 1998年09月29日
要約：
【要約】 (修正有)【課題】 ディレクトリをベースとするキャッシュ整合を使用する、マルチプロセッサ・コンピュータ・システムでのメモリの使用を改善する。【解決手段】 コンピュータ・システムは、状態キャッシュ・メモリの他に、共有システム・メモリ;複数のデータ・キャッシュ・メモリ;共有システム・メモリを含み、共有システム・メモリ及び複数のデータ・キャッシュ・メモリのメモリのライン間で一貫性を維持するため、集中/分散式のディレクトリをベースとするキャッシュ整合スキームを使用する。置き換え前に、メモリ・ラインに関連する状態キャッシュ入力に対する、システム・メモリ・ライン状態が読み出される。放出動作は、上記共有メモリのメモリのラインを更新し、システム・メモリ・ライン状態が「占有状態」である場合には、デフォールトの「共有」のデータ・キャッシュ・メモリ・ライン状態を、各データ・キャッシュ・メモリの上記ラインに割り当てる。
請求項（抜粋）：
状態キャッシュ・メモリ(303CA、303B)と、共有システム・メモリ(105A、105B)と、複数のデータ・キャッシュ・メモリ(121A、121B)と、上記システム・メモリと上記複数のデータ・キャッシュ・メモリとを相互に接続するバスのシステム(103A、103B)とを含み、上記共有システム・メモリ(105A、105B)および上記複数のデータ・キャッシュ・メモリ(121A、121B)のメモリのライン間で一貫性を維持するために、集中/分散式のディレクトリをベースとするキャッシュ整合スキームを使用する、マルチプロセッサ・コンピュータ・システムの状態キャッシュ・メモリ(303A、303B)の入力を置き換える方法であって、状態キャッシュ・メモリ(303A、303B)に表示されるメモリのラインに対して、「共有」のデフォールト・メモリ状態を確立するステップと、置き換えを行う前に、共有メモリ(105A、105B)および少なくとも一つのデータ・キャッシュ・メモリ(121A、121B)に記憶されている、メモリのラインに関連する状態キャッシュ入力に対する、システム・メモリ・ライン状態を読み取るステップと、上記共有メモリ(105A、105B)のメモリ・ラインを更新するために放出動作を行い、システム・メモリ・ライン状態が「占有状態」である場合には、「共有」のデータ・キャッシュ・メモリ・ライン状態を、上記メモリのラインを含む各データ・キャッシュ・メモリのメモリの上記ラインに割り当てるステップとを含むキャッシュ整合メモリ・システムの整合サイクルの回数を低減する方法。
IPC (2件)：
G06F 12/08 310 ,  G06F 12/08
FI (2件)：
G06F 12/08 310 B ,  G06F 12/08 E
引用特許：
審査官引用 (12件)
全件表示
引用文献：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM